JPS604925B2 - 変位測定装置における位相弁別・計数回路 - Google Patents
変位測定装置における位相弁別・計数回路Info
- Publication number
- JPS604925B2 JPS604925B2 JP12203576A JP12203576A JPS604925B2 JP S604925 B2 JPS604925 B2 JP S604925B2 JP 12203576 A JP12203576 A JP 12203576A JP 12203576 A JP12203576 A JP 12203576A JP S604925 B2 JPS604925 B2 JP S604925B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- counter
- signal
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006073 displacement reaction Methods 0.000 title claims description 11
- 238000005259 measurement Methods 0.000 title description 2
- 230000000630 rising effect Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Measuring Phase Differences (AREA)
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
この発明は、２相パルス変換式の変位測定装置における
位相弁別・計数回路に関するものである。
位相弁別・計数回路に関するものである。
最近、モアレ縞による光学的スケールや磁気スケールあ
るいはロータリーェンコーダ等の検出器を用いた機械的
変位（位置）の測定装置が開発されている。
るいはロータリーェンコーダ等の検出器を用いた機械的
変位（位置）の測定装置が開発されている。
この種の検出器は２つの出力端子を有しており、可動部
の移動量に応じたサイクル数のパルス信号が両出力端子
から発せられ、しかも両出力信号は９０度の位相差を伴
っており、可動部の移動方向（正、負）に応じてどちら
の出力の位相が進むかが決まる。そこで変位測定装置と
しては、検出器のいずれの出力信号の位相が進んでいる
かを弁別して可動部の移動方向を判別するとともに、そ
の移動方向に応じて出力パルスを累加（アップカウント
）あるいは累減（ダウンカウント）すれば良く、これに
より可動部の変位量あるいは位置をデジタル表示するこ
とができるのである。この発明の目的は、上記のような
変位測定装置における位相弁別・計数回路をすべてＣ一
ＭＯＳ一にで構成できるようにすることともに、特に、
アップモードとダウンモードを切換えるための切換端子
を備えたＣ−ＭＯＳによるアップダウンカウンタを用い
て所期の動作が得られるよう回路構成する点にある。
の移動量に応じたサイクル数のパルス信号が両出力端子
から発せられ、しかも両出力信号は９０度の位相差を伴
っており、可動部の移動方向（正、負）に応じてどちら
の出力の位相が進むかが決まる。そこで変位測定装置と
しては、検出器のいずれの出力信号の位相が進んでいる
かを弁別して可動部の移動方向を判別するとともに、そ
の移動方向に応じて出力パルスを累加（アップカウント
）あるいは累減（ダウンカウント）すれば良く、これに
より可動部の変位量あるいは位置をデジタル表示するこ
とができるのである。この発明の目的は、上記のような
変位測定装置における位相弁別・計数回路をすべてＣ一
ＭＯＳ一にで構成できるようにすることともに、特に、
アップモードとダウンモードを切換えるための切換端子
を備えたＣ−ＭＯＳによるアップダウンカウンタを用い
て所期の動作が得られるよう回路構成する点にある。
これにより少ない素子数で簡単な回路構成とし、消費電
力が少なく外乱／ィズ等にも強い優れた位相弁別・計数
回路を提供するものである。以下、この発明の一実施例
を図面に基づいて詳細に説明する。
力が少なく外乱／ィズ等にも強い優れた位相弁別・計数
回路を提供するものである。以下、この発明の一実施例
を図面に基づいて詳細に説明する。
１は前述した光学スケールや磁気スケールあるいはロー
タリーェンコーダ等の検出器を示し、この検出器１の可
動部は位置測定を行なうべき例えば工作機械等の送りテ
ーブル等に連繋されている。
タリーェンコーダ等の検出器を示し、この検出器１の可
動部は位置測定を行なうべき例えば工作機械等の送りテ
ーブル等に連繋されている。
そして上記可動部が移動すると、その移動量に対応した
サイクル数のパルス信号が検出器１の２つの出力端子Ａ
，Ｂからそれぞれ出力され、しかも可動部の移動が正方
向である場合、信号Ａが信号Ｂ‘こ対して９０度位相が
進み、可動部の移動が負万向である場合、信号Ｂが信号
Ａに対して９０度位相が進む。ＤフリツプフロップＦＦ
，およびＦＦ２、論理ゲートＧ，およびＧ２は検出器１
の出力信号Ａの立上がりエッヂおよび立下がりエッヂを
微分した波形を作り出すよう回路構成されている。
サイクル数のパルス信号が検出器１の２つの出力端子Ａ
，Ｂからそれぞれ出力され、しかも可動部の移動が正方
向である場合、信号Ａが信号Ｂ‘こ対して９０度位相が
進み、可動部の移動が負万向である場合、信号Ｂが信号
Ａに対して９０度位相が進む。ＤフリツプフロップＦＦ
，およびＦＦ２、論理ゲートＧ，およびＧ２は検出器１
の出力信号Ａの立上がりエッヂおよび立下がりエッヂを
微分した波形を作り出すよう回路構成されている。
ＤフリップフロップＦＦ，，ＦＦ２（以下単にＦＦ，，
ＦＦ２と略す）は発振器２からのクロックパルスＣＫ，
の立上がりエッヂでＤ入力を読込むもので、ＦＦ，は信
号Ａが「Ｈ」（高レベル）のときセットされるとともに
信号Ａが「Ｌ」（低レベル）のときリセットされ、また
ＦＦ２はＦＦ，よりクロックパルスＣＫ，の一周期だけ
遅れてセット・リセットされる。したがって第２図に示
すように、〔Ｑ，×Ｑ２〕なる論理積が求められる論理
ゲート○，の出力Ａ′は、信号Ａの立上がりエッヂでク
ロックパルスＣＫ，の一周期分の幅のパルス信号を発す
る波形となり、〔Ｑ，×Ｑ２〕なる論理積が求められる
論理ゲート○２の出力Ａ′は、信号Ａの立上がりエッヂ
でクロツクパルスＣＫ，の一周期分の幅のパルス信号を
発する波形となる。ＤフＩＪップフロップＦＦ３および
ＦＦ４、論理ゲートＧ３および○４は検出器１の出力信
号Ｂの立上がりエッヂおよび立下がりエッヂを微分した
波形を作り出すよう上記と同様に回路構成されている。
ＦＦ２と略す）は発振器２からのクロックパルスＣＫ，
の立上がりエッヂでＤ入力を読込むもので、ＦＦ，は信
号Ａが「Ｈ」（高レベル）のときセットされるとともに
信号Ａが「Ｌ」（低レベル）のときリセットされ、また
ＦＦ２はＦＦ，よりクロックパルスＣＫ，の一周期だけ
遅れてセット・リセットされる。したがって第２図に示
すように、〔Ｑ，×Ｑ２〕なる論理積が求められる論理
ゲート○，の出力Ａ′は、信号Ａの立上がりエッヂでク
ロックパルスＣＫ，の一周期分の幅のパルス信号を発す
る波形となり、〔Ｑ，×Ｑ２〕なる論理積が求められる
論理ゲート○２の出力Ａ′は、信号Ａの立上がりエッヂ
でクロツクパルスＣＫ，の一周期分の幅のパルス信号を
発する波形となる。ＤフＩＪップフロップＦＦ３および
ＦＦ４、論理ゲートＧ３および○４は検出器１の出力信
号Ｂの立上がりエッヂおよび立下がりエッヂを微分した
波形を作り出すよう上記と同様に回路構成されている。
すなわち第２図に示すように、論理ゲートＧ３の出力８
は、信号Ｂの立上がりエッヂでクロックパルスＣＫ，の
一周期分の幅のパルス信号を発する波形となり、論理ゲ
ートＧ４の出力Ｂ′は、信号Ｂの立下がりエッヂでクロ
ツクパルスＣＫ，の一周期分の幅のパルス信号を発する
波形となる。各論理ゲートＧ，〜Ｇ４の出力Ａ′，Ａ′
，Ｂ′，Ｂ′、は論理ゲートＧ５に入力され、その論理
和〔Ａ′＋Ａ′十Ｂ＋Ｂ′〕すなわち信号ＡあるいはＢ
の１／４の周期で発生するパルス信号が論理ゲートＧ５
から出力される。
は、信号Ｂの立上がりエッヂでクロックパルスＣＫ，の
一周期分の幅のパルス信号を発する波形となり、論理ゲ
ートＧ４の出力Ｂ′は、信号Ｂの立下がりエッヂでクロ
ツクパルスＣＫ，の一周期分の幅のパルス信号を発する
波形となる。各論理ゲートＧ，〜Ｇ４の出力Ａ′，Ａ′
，Ｂ′，Ｂ′、は論理ゲートＧ５に入力され、その論理
和〔Ａ′＋Ａ′十Ｂ＋Ｂ′〕すなわち信号ＡあるいはＢ
の１／４の周期で発生するパルス信号が論理ゲートＧ５
から出力される。
また論理ゲート○６においては、図から明かなように、
〔Ｑ，×Ｂ′十Ｑｉ×Ｂ＋Ｑ３×へ＋Ｑ３×Ａ′〕なる
論理値が求められる。
〔Ｑ，×Ｂ′十Ｑｉ×Ｂ＋Ｑ３×へ＋Ｑ３×Ａ′〕なる
論理値が求められる。
したがって論理ゲートＧ６の出力は、信号Ａの位相が信
号Ｂに対して９０度進んでいる場合にのみ、信号Ａある
いはＢのｉ′４の周期パルス信号が発生する。同様に論
理ゲートＧ７においては、〔Ｑ，×Ｂ′＋Ｑ・×Ｂ′＋
Ｑ３×Ａ′＋Ｑ３×Ａ′〕なる論理値が求められる。
号Ｂに対して９０度進んでいる場合にのみ、信号Ａある
いはＢのｉ′４の周期パルス信号が発生する。同様に論
理ゲートＧ７においては、〔Ｑ，×Ｂ′＋Ｑ・×Ｂ′＋
Ｑ３×Ａ′＋Ｑ３×Ａ′〕なる論理値が求められる。
したがって論理ゲートＧ７の出力は、信号Ｂの位相が信
号Ａに対して９０度進んでいる場合にのみ、信号Ａある
いはＢの１／４の周期のパルス信号が発生する。３はク
ロツクパルスＣＫ，を１／２に分周したクロツクパルス
Ｃ＆を作り出す分周器である。上記論理ゲートＧ５の出
力は論理ゲートＧ３においてクロックパルスＣＫ，およ
びＣＫ２との論理積がとられ、また上記論理ゲートＧ６
の出力は論理ゲートＧ９において、上記論理ゲートＧ７
の出力は論理ゲートＧ，ｏにおいてそれぞれクロツクパ
ルスＣＫ，およびＣＫ２との論理積がとられる。すなわ
ち、検出器１の可動部が正方向に移動した場合、論理ゲ
ートＧ３とＧｏから、クｏックパルスＣＫ，の１／４周
期分の幅のパルス信号が信号ＡあるいはＢの１／４の周
期で出力される。なお、論理ゲ−トＧ８のパルス出力は
論理ゲートＧ９のパルス出力よりクロツクパルスＣＫ，
の１／４周期分だけ遅れて発生する。逆に、検出器１の
可動部が負方向に移動した場合、論理ゲートＧ８と○，
。から、クロックパルスＣＫ，の１／４周期分の幅のパ
ルス信号が信号ＡあるいはＢの１／４の周期で出力され
る。なおこの場合も、論理ゲートＧ８のパルス出力は論
理ゲートＧ，ｏのパルス出力よりクロツクパルスＣＫ，
の１′４周期分だけ遅れて発生する。そして、論理ゲー
トＧ９の出力はＲＳフリップフロップＦＦ５のＳ入力に
供給され、これをセットし、論理ゲート○，ｏの出力は
このＦＦ５のＲ入力に供給され、これをリセットする。
このＦＦ５のセット出力処がカゥンタ４のモ−ド切換端
子ａに供給され、カウンタ４の動作モードを指定する。
カウンタ４は、入力ａが「Ｈ」のときアップモードとな
り、計数入力端子ｂに供給されるパルスをアップカウン
トし、入力ａが「Ｌ」のときダウンモードとなり、入力
端子ｂに供給されるパルスをダウンカウントする。この
入力端子ｂには論理ゲート○８から出力されるパルス信
号が論理ゲート○，．を介して供給される。ＭＭ，およ
びＭＭ２はそれぞれ立下がり動作および立上がり動作の
単安定マルチパイプレータ（以下単にＭＭ，，ＭＭ２と
略す）であって、ＦＦ５のセット出力Ｑ５が「Ｈ」→「
Ｌ」あるいは「Ｌ」→「Ｈ」に切換った直後に上記論理
ゲートＧ，．を一定時間禁止し、この切襖後に論理ゲー
ト○８から出力された一発目のパルスがカウン夕４に供
給されるのを阻止する。
号Ａに対して９０度進んでいる場合にのみ、信号Ａある
いはＢの１／４の周期のパルス信号が発生する。３はク
ロツクパルスＣＫ，を１／２に分周したクロツクパルス
Ｃ＆を作り出す分周器である。上記論理ゲートＧ５の出
力は論理ゲートＧ３においてクロックパルスＣＫ，およ
びＣＫ２との論理積がとられ、また上記論理ゲートＧ６
の出力は論理ゲートＧ９において、上記論理ゲートＧ７
の出力は論理ゲートＧ，ｏにおいてそれぞれクロツクパ
ルスＣＫ，およびＣＫ２との論理積がとられる。すなわ
ち、検出器１の可動部が正方向に移動した場合、論理ゲ
ートＧ３とＧｏから、クｏックパルスＣＫ，の１／４周
期分の幅のパルス信号が信号ＡあるいはＢの１／４の周
期で出力される。なお、論理ゲ−トＧ８のパルス出力は
論理ゲートＧ９のパルス出力よりクロツクパルスＣＫ，
の１／４周期分だけ遅れて発生する。逆に、検出器１の
可動部が負方向に移動した場合、論理ゲートＧ８と○，
。から、クロックパルスＣＫ，の１／４周期分の幅のパ
ルス信号が信号ＡあるいはＢの１／４の周期で出力され
る。なおこの場合も、論理ゲートＧ８のパルス出力は論
理ゲートＧ，ｏのパルス出力よりクロツクパルスＣＫ，
の１′４周期分だけ遅れて発生する。そして、論理ゲー
トＧ９の出力はＲＳフリップフロップＦＦ５のＳ入力に
供給され、これをセットし、論理ゲート○，ｏの出力は
このＦＦ５のＲ入力に供給され、これをリセットする。
このＦＦ５のセット出力処がカゥンタ４のモ−ド切換端
子ａに供給され、カウンタ４の動作モードを指定する。
カウンタ４は、入力ａが「Ｈ」のときアップモードとな
り、計数入力端子ｂに供給されるパルスをアップカウン
トし、入力ａが「Ｌ」のときダウンモードとなり、入力
端子ｂに供給されるパルスをダウンカウントする。この
入力端子ｂには論理ゲート○８から出力されるパルス信
号が論理ゲート○，．を介して供給される。ＭＭ，およ
びＭＭ２はそれぞれ立下がり動作および立上がり動作の
単安定マルチパイプレータ（以下単にＭＭ，，ＭＭ２と
略す）であって、ＦＦ５のセット出力Ｑ５が「Ｈ」→「
Ｌ」あるいは「Ｌ」→「Ｈ」に切換った直後に上記論理
ゲートＧ，．を一定時間禁止し、この切襖後に論理ゲー
ト○８から出力された一発目のパルスがカウン夕４に供
給されるのを阻止する。
すなわち、ＭＭ，の出力は常時「Ｈ」となっており、Ｑ
５が「Ｈ」から「Ｌ」に立下がつたとき動作し、一定時
間（クロックパルスＣＫ，の１／４周期より僅に大きい
）その出力「Ｌ」となり、同様にＭＭ２の出力は常時「
Ｈ」となっており、Ｑ５が「Ｌ」から「Ｈ」に立上がつ
たとき動作し、一定時間その出力が「Ｌ」となるのであ
る。上記の説明から明らかなように、検出器１の可動部
が正方向に移動している間は、ＦＦ５がセットされてい
てカウンタ４はアップモードとなっており、論理ゲート
Ｇ８からの計数パルスが論理ゲ−トＧ，．を介してカウ
ンタ４に供給されてアップカウントさる。
５が「Ｈ」から「Ｌ」に立下がつたとき動作し、一定時
間（クロックパルスＣＫ，の１／４周期より僅に大きい
）その出力「Ｌ」となり、同様にＭＭ２の出力は常時「
Ｈ」となっており、Ｑ５が「Ｌ」から「Ｈ」に立上がつ
たとき動作し、一定時間その出力が「Ｌ」となるのであ
る。上記の説明から明らかなように、検出器１の可動部
が正方向に移動している間は、ＦＦ５がセットされてい
てカウンタ４はアップモードとなっており、論理ゲート
Ｇ８からの計数パルスが論理ゲ−トＧ，．を介してカウ
ンタ４に供給されてアップカウントさる。
そして可動部の移動方向が逆転して負方向となると、Ｆ
Ｆ５がリセットされてカウンタ４はダウンモードとなり
、この切換直後の最初の計数パルスが論理ゲートＧ，．
で禁止され、その後は上記計数値から順次ダウンカウン
タが行なわれる。従って、可動部の位置信号に対応する
介パルスＡ′，Ａ′，Ｂ′，Ｂ′のカウンタ計数値は、
モード切換時でもずれることなく１対１対応を維持する
ことができる。なお、可動部が負方向から正方向に切換
れる場合も同様である。このようにして、可動部の変位
量（位置）がカウンタ４の計数値と正確に対応するので
ある。以上説明したように、この発明に係る変位測定装
置における位相弁別・計数回路は、検出器の２つの出力
端子からの両出力信号の立上がりエッヂおよび立下がり
エッヂを微分した波形を得る第１の回路と、上記２つの
出力信号および上記第１の回路の各出力信号の論理演算
により、上記２つの出力信号のいずれの位相が進んでい
るかを判別する第２の回路と、アップモードとダウンモ
ードを切換える切換端子および計数パルス入力端子を有
するアップダウンカウンタを有し、上記第２の回路の出
力信号を上記カゥンタのモード切換端子に供給するとと
もに、上記第１の回路の各出力信号の論理和信号をゲー
トを介して上記カウン外こ供給し、さらに上記第２の回
路の出力信号の立上がりエッヂおよび立下がりエッヂに
応動して上記ゲートを一定時間禁止し、上記カウンタの
モード切換直後の最初の一発の計数パルスが上記カウン
タに入力されないようにした第３の回路を設けてなるも
のであるから、各回路をすべてＣ−ＭＯＳＩＣを用いて
構成でき、特にモード切襖端子を有する形式のＣ一ＭＯ
Ｓによるアップダウンカウンタを用い、変位測定装置と
しての所期の動作を得ることができるのである。
Ｆ５がリセットされてカウンタ４はダウンモードとなり
、この切換直後の最初の計数パルスが論理ゲートＧ，．
で禁止され、その後は上記計数値から順次ダウンカウン
タが行なわれる。従って、可動部の位置信号に対応する
介パルスＡ′，Ａ′，Ｂ′，Ｂ′のカウンタ計数値は、
モード切換時でもずれることなく１対１対応を維持する
ことができる。なお、可動部が負方向から正方向に切換
れる場合も同様である。このようにして、可動部の変位
量（位置）がカウンタ４の計数値と正確に対応するので
ある。以上説明したように、この発明に係る変位測定装
置における位相弁別・計数回路は、検出器の２つの出力
端子からの両出力信号の立上がりエッヂおよび立下がり
エッヂを微分した波形を得る第１の回路と、上記２つの
出力信号および上記第１の回路の各出力信号の論理演算
により、上記２つの出力信号のいずれの位相が進んでい
るかを判別する第２の回路と、アップモードとダウンモ
ードを切換える切換端子および計数パルス入力端子を有
するアップダウンカウンタを有し、上記第２の回路の出
力信号を上記カゥンタのモード切換端子に供給するとと
もに、上記第１の回路の各出力信号の論理和信号をゲー
トを介して上記カウン外こ供給し、さらに上記第２の回
路の出力信号の立上がりエッヂおよび立下がりエッヂに
応動して上記ゲートを一定時間禁止し、上記カウンタの
モード切換直後の最初の一発の計数パルスが上記カウン
タに入力されないようにした第３の回路を設けてなるも
のであるから、各回路をすべてＣ−ＭＯＳＩＣを用いて
構成でき、特にモード切襖端子を有する形式のＣ一ＭＯ
Ｓによるアップダウンカウンタを用い、変位測定装置と
しての所期の動作を得ることができるのである。
第１図は本発明の一実施例を示す回路図、第２図はこの
回路における各部の波形図である。 １・・・・・・検出器、２・・・・・・発振器、３・・
・・・・分周器、４””“力ウンタ。 図 船 図 Ｎ 糠
回路における各部の波形図である。 １・・・・・・検出器、２・・・・・・発振器、３・・
・・・・分周器、４””“力ウンタ。 図 船 図 Ｎ 糠
Claims (1)
- １ ２つの出力端子から可動部の移動量に応じたサイク
ル数で互に９０度の位相差を伴うパルス信号を発する検
出器を用いた変位測定装置において、上記検出器の２つ
の出力端子からの両出力信号の立上がりエツヂおよび立
下がりエツヂを微分した波形を得る第１の回路と、上記
２つの出力信号および上記第１の回路の各出力信号の論
理演算により、上記２つの出力信号のいずれの位相が進
んでいるかを判別する第２の回路と、アツプモードとダ
ウンモードを切換える切換端子および計数パルス入力端
子を有するアツプダウンカウンタを有し、上記第２の回
路の出力信号を上記カウンタのモード切換端子に供給す
るとともに、上記第１の回路の各出力信号の論理和信号
をゲートを介して上記カウンタの計数パルス入力端子に
供給し、さらに上記第２の回路の出力信号の立上がりエ
ツヂおよび立下がりエツヂに応動して上記ゲートを一定
時間禁止し、上記カウンタのモード切換直後の最初の一
発の計数パルスが上記カウンタに入力されないようにし
た第３の回路を設けてなる変位測定装置における位相弁
別・計数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12203576A JPS604925B2 (ja) | 1976-10-12 | 1976-10-12 | 変位測定装置における位相弁別・計数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12203576A JPS604925B2 (ja) | 1976-10-12 | 1976-10-12 | 変位測定装置における位相弁別・計数回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5346757A JPS5346757A (en) | 1978-04-26 |
| JPS604925B2 true JPS604925B2 (ja) | 1985-02-07 |
Family
ID=14825972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12203576A Expired JPS604925B2 (ja) | 1976-10-12 | 1976-10-12 | 変位測定装置における位相弁別・計数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604925B2 (ja) |
-
1976
- 1976-10-12 JP JP12203576A patent/JPS604925B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5346757A (en) | 1978-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6334436B2 (ja) | ||
| JPS604925B2 (ja) | 変位測定装置における位相弁別・計数回路 | |
| US4143364A (en) | Optical displacement measuring system | |
| US3768022A (en) | Apparatus for generating phase modulated electrical signals in response to a measured angular or linear displacement | |
| US3831170A (en) | Position indicating apparatus and digital circuitry for it | |
| JPS62280656A (ja) | パルス発生器 | |
| JP2563366B2 (ja) | 信号周期計測装置 | |
| JP3589527B2 (ja) | 変位測定装置 | |
| JPH0237822A (ja) | 分周回路 | |
| JPS61225660A (ja) | 移動方向弁別回路 | |
| JPH03235527A (ja) | Ａ／ｄ変換器 | |
| JPH0222567A (ja) | デューティ検出回路 | |
| JPH0128473Y2 (ja) | ||
| SU1210099A1 (ru) | Измеритель скорости с квазипосто нной погрешностью измерени | |
| SU1720035A2 (ru) | Цифровой измеритель магнитной индукции | |
| JPS58176556A (ja) | 回転検出装置 | |
| JPS6233394Y2 (ja) | ||
| JPS587517Y2 (ja) | テ−プカウンタ− | |
| JP2692976B2 (ja) | 同期式カウンタ | |
| SU1003355A2 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
| SU788055A1 (ru) | Устройство измерени характеристик логических элементов | |
| JPS5941611B2 (ja) | 多系統入力回路 | |
| JPH0279787A (ja) | 移動量・移動速度検出装置 | |
| JPS6333330B2 (ja) | ||
| JPH0350288B2 (ja) |