JPS6053019A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6053019A JPS6053019A JP58161406A JP16140683A JPS6053019A JP S6053019 A JPS6053019 A JP S6053019A JP 58161406 A JP58161406 A JP 58161406A JP 16140683 A JP16140683 A JP 16140683A JP S6053019 A JPS6053019 A JP S6053019A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- silicon oxide
- etching
- isotropic etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の＋４する技術分野〕
不発１″では、コンタクト開孔部での配線電極のオーミ
ック接続を改良した半導体装置の製造方法に関する。
ック接続を改良した半導体装置の製造方法に関する。
最近の半導体装置、特に集積回路の集積度の向上につれ
て、配線幅の微細化、配線を接続するためのコンタクト
孔の縮小化が必須となっている。
て、配線幅の微細化、配線を接続するためのコンタクト
孔の縮小化が必須となっている。
従がって、コンタクト開孔部での配線間の接触する面積
が小さくなシ、配線間のオーミック接続が困難になりつ
つある。又、プロセスの自動化、ノぐターンの′＠細化
などのために、従来のフッ酸を緩和して用いたエツチン
グ液によるエツチング法（等方性エツチングという。）
から、スパンター現象を利用した、特に平行平板型のプ
ラズマエツチング法（異方性エツチングという。）を用
いるようになってきた。
が小さくなシ、配線間のオーミック接続が困難になりつ
つある。又、プロセスの自動化、ノぐターンの′＠細化
などのために、従来のフッ酸を緩和して用いたエツチン
グ液によるエツチング法（等方性エツチングという。）
から、スパンター現象を利用した、特に平行平板型のプ
ラズマエツチング法（異方性エツチングという。）を用
いるようになってきた。
例えば、コンタクトサイズが１μｍｘ１μｍ１絶縁膜厚
が１μｍの場合、等方性エツチングでは、サイドエツチ
ングが１μｍになり、両イ則では２μｍとなって最低３
μｍの余裕が必要となり、高集積化を制限するものであ
る。従って３μｍ以下のコンタクト孔を形成するには、
サイドエツチングが極めて少ない異方性エツチング（特
に平行平板型エツチング）でコンタクト孔をほぼマスク
通りの寸法に形成する必要がβる。
が１μｍの場合、等方性エツチングでは、サイドエツチ
ングが１μｍになり、両イ則では２μｍとなって最低３
μｍの余裕が必要となり、高集積化を制限するものであ
る。従って３μｍ以下のコンタクト孔を形成するには、
サイドエツチングが極めて少ない異方性エツチング（特
に平行平板型エツチング）でコンタクト孔をほぼマスク
通りの寸法に形成する必要がβる。
しかしながら、等方性エツチングに比べ、異方性エツチ
ングは、コンタクト段部でのサイドエツチングが極めて
少ないため、コンタクト段部でのテーパーが急峻になる
事が知られている。このため、コンタクト形成後金（・
ハ配線層を形成する際に問題が生ずる。というのは金属
配線層の蒸着機構では、真空中で蒸発物が加熱され蒸発
原子が基体へ付着するが、この蒸発原子は基体に対して
方向性を持っているため、第１図（ａ） 、 （ｂ）に
示すように、コンタクト段部のくぼみ部分■、■は陰に
なってしまい蒸発原子が付着されにくいことが知Ｌ：）
凡ている。従って、コンタクト段部でのテーパーが急峻
なＷ１合、第１図（ｂ）に示すように、金属配線層３は
段切れが生じてし甘うという欠点があった。この事は半
導体装置の製造歩留シを低下させ、信頼性を損う要因と
なっていた。なお第１図（ａ） 、 （ｂ）において１
は電極領域、２は層間絶縁膜である。
ングは、コンタクト段部でのサイドエツチングが極めて
少ないため、コンタクト段部でのテーパーが急峻になる
事が知られている。このため、コンタクト形成後金（・
ハ配線層を形成する際に問題が生ずる。というのは金属
配線層の蒸着機構では、真空中で蒸発物が加熱され蒸発
原子が基体へ付着するが、この蒸発原子は基体に対して
方向性を持っているため、第１図（ａ） 、 （ｂ）に
示すように、コンタクト段部のくぼみ部分■、■は陰に
なってしまい蒸発原子が付着されにくいことが知Ｌ：）
凡ている。従って、コンタクト段部でのテーパーが急峻
なＷ１合、第１図（ｂ）に示すように、金属配線層３は
段切れが生じてし甘うという欠点があった。この事は半
導体装置の製造歩留シを低下させ、信頼性を損う要因と
なっていた。なお第１図（ａ） 、 （ｂ）において１
は電極領域、２は層間絶縁膜である。
本発明の目的は、上記の欠点を除去することにより、電
極コンタクト開孔部で、例えコンタクト段部でのテーパ
ーが急峻な形状でも１段切なしに配線接続が出来るとこ
ろの半導体装置の製造方法を提供することにある。
極コンタクト開孔部で、例えコンタクト段部でのテーパ
ーが急峻な形状でも１段切なしに配線接続が出来るとこ
ろの半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、−主面に素子の活性
領域が形成された半導体基板上に多結晶７９５７層と第
１の金桝層を形成する工程と、前記活性領域上の電極領
域部分を除いて前記多結晶７リコン層と前記第１の金属
層を選択的に除去する工程と、次いで全面に厚さが前記
多結晶７リコ／層と前記第１の金属層を加えた厚さよシ
も薄い／リコン酸化膜を形成する工程と、該シリコン酸
化膜の前記活性領域上の電極領域部分を等方性エツチン
グで選択的に除去する工程と１次いで全面に第２の金拠
層を形成する工程とを含む事から構成される。
領域が形成された半導体基板上に多結晶７９５７層と第
１の金桝層を形成する工程と、前記活性領域上の電極領
域部分を除いて前記多結晶７リコン層と前記第１の金属
層を選択的に除去する工程と、次いで全面に厚さが前記
多結晶７リコ／層と前記第１の金属層を加えた厚さよシ
も薄い／リコン酸化膜を形成する工程と、該シリコン酸
化膜の前記活性領域上の電極領域部分を等方性エツチン
グで選択的に除去する工程と１次いで全面に第２の金拠
層を形成する工程とを含む事から構成される。
以下、本発明の実施例について図面を参照して説明する
。
。
第２図ｆａ）〜（ｇ）は本発明の一実施例を説明するた
めのＭＯ８半専生害体の製造工程順の断面図である０ まず、第２図（ａ）に示す様に１通常の半導体装置の製
造プロセスで、ＭＯＳ）ランジスタのゲートＮ極となる
多結晶７９５７層１４をゲートシリコン酸化膜１３上に
形成し、自己整合的にシリコン基板１１と逆導電型の不
純物を拡散あるいはイオン注入してソース領域１５及び
ドレイン領域１６を形成する。
めのＭＯ８半専生害体の製造工程順の断面図である０ まず、第２図（ａ）に示す様に１通常の半導体装置の製
造プロセスで、ＭＯＳ）ランジスタのゲートＮ極となる
多結晶７９５７層１４をゲートシリコン酸化膜１３上に
形成し、自己整合的にシリコン基板１１と逆導電型の不
純物を拡散あるいはイオン注入してソース領域１５及び
ドレイン領域１６を形成する。
次に、第２図（ｂｌに示す様に、全面を酸化膜エツチン
グし、多結晶７９５７層１７を成長させ、更に第１の金
属層として例えばアルミニウム層１８を蒸着する。ここ
で重要な点は多結晶シリコン層１７とアルミニウム層１
８とを加えた膜厚１１は、コンタクト開孔部の深さ以上
にする必要がある事でらる。次に写真蝕刻法を用いて選
択的に露光・現像し、フォトレジスト膜１９をソース、
ドレイ／、ゲートの各電極となるべき領域のアルミニウ
ム層１８上に形成する。
グし、多結晶７９５７層１７を成長させ、更に第１の金
属層として例えばアルミニウム層１８を蒸着する。ここ
で重要な点は多結晶シリコン層１７とアルミニウム層１
８とを加えた膜厚１１は、コンタクト開孔部の深さ以上
にする必要がある事でらる。次に写真蝕刻法を用いて選
択的に露光・現像し、フォトレジスト膜１９をソース、
ドレイ／、ゲートの各電極となるべき領域のアルミニウ
ム層１８上に形成する。
次に、第２図（Ｃ）に示す様に、フォトレジスト膜１９
をマスクにして１例えば平行平板型プラズマエツチング
装置でアルミニウム層１８を異方性エツチングし、フォ
トレジスト膜１９を全面剥離し、アルミニウム層１８を
マスクにし、その下の多結晶７９５７層１７を除いた他
部分の多結晶シリコン層１７′ｆ：選択エツチングによ
り除去する。
をマスクにして１例えば平行平板型プラズマエツチング
装置でアルミニウム層１８を異方性エツチングし、フォ
トレジスト膜１９を全面剥離し、アルミニウム層１８を
マスクにし、その下の多結晶７９５７層１７を除いた他
部分の多結晶シリコン層１７′ｆ：選択エツチングによ
り除去する。
次に、第２図（ｄ）に示す様に、例えばＣＶＤ法により
シリコン酸化膜２０を全面に形成する。ここで、前述の
ようにシリコン酸化膜２０の膜厚１゜は、コンタクト開
孔部の深さとなるため、アルミニウム層１８と多結晶シ
リコン層１７とを加えた膜厚ｔ１以下にする必要がある
。
シリコン酸化膜２０を全面に形成する。ここで、前述の
ようにシリコン酸化膜２０の膜厚１゜は、コンタクト開
孔部の深さとなるため、アルミニウム層１８と多結晶シ
リコン層１７とを加えた膜厚ｔ１以下にする必要がある
。
次に、第２図（ｅ）に示す様に、写真蝕刻法を用いて選
択的に露光・現像し、フォトレジスト膜２１をソース、
ドレイン、ゲートの各電極となるべき領域を除きノリコ
ン酸化膜２ｏ上に形成する。
択的に露光・現像し、フォトレジスト膜２１をソース、
ドレイン、ゲートの各電極となるべき領域を除きノリコ
ン酸化膜２ｏ上に形成する。
次に、第２図げ）に示す様（で、フォトレジスト膜２１
をマスクとして、緩衝フッ酸液にょシエソチング（等方
性エツチング）シ、各電極上のシリコン酸化膜２０を選
択的に除去し、次いでフォトレジスト膜２１を剥離する
。ここで、等方性エツチングは異方性エツチングに比べ
、深さ方向と同程度横方向にもエツチングが進むためコ
ンタクト段部での段差が滑らかになる。従って、図示す
る様に、エツチング領域は滑らから形状となる。
をマスクとして、緩衝フッ酸液にょシエソチング（等方
性エツチング）シ、各電極上のシリコン酸化膜２０を選
択的に除去し、次いでフォトレジスト膜２１を剥離する
。ここで、等方性エツチングは異方性エツチングに比べ
、深さ方向と同程度横方向にもエツチングが進むためコ
ンタクト段部での段差が滑らかになる。従って、図示す
る様に、エツチング領域は滑らから形状となる。
次に、第２図（ｇ）に示す様に、第２の金属層としてア
ルミニウム配線層２２を形成し、写真蝕刻法を用いてバ
ターニングし所定のパターンの配線層を形成する。かく
してアルミニウム層１８とアルミニウム配線層２２は接
続される。
ルミニウム配線層２２を形成し、写真蝕刻法を用いてバ
ターニングし所定のパターンの配線層を形成する。かく
してアルミニウム層１８とアルミニウム配線層２２は接
続される。
なお、第２図（ａ）〜（ｇ）において、１２はフィール
ド酸化膜である。
ド酸化膜である。
以上説明した通り本実施例にょシ製造さゎ−たＭ ＯＳ
半導体装置は、その各活性領域上の各電極の取出しを、
まずそのコンタクト開孔部のコンタクト孔の深さに相当
する部分は、アルミニウム層１８で埋められ、このアル
ミニウム層１８とアルミニウム配線層２２との接続は、
コンタクト孔の深さよりも薄い厚さに形成されたノリコ
ン酸化膜２０を等方エツチング法による選択エツチング
によシ開孔された段のない滑らかな形状の接続孔を介し
て行われる事になり、例えコンタクト段部のテーパーが
急峻な形状であっても、従来のように段切れを生じる事
はなく確実なオーミック接続が得られる。
半導体装置は、その各活性領域上の各電極の取出しを、
まずそのコンタクト開孔部のコンタクト孔の深さに相当
する部分は、アルミニウム層１８で埋められ、このアル
ミニウム層１８とアルミニウム配線層２２との接続は、
コンタクト孔の深さよりも薄い厚さに形成されたノリコ
ン酸化膜２０を等方エツチング法による選択エツチング
によシ開孔された段のない滑らかな形状の接続孔を介し
て行われる事になり、例えコンタクト段部のテーパーが
急峻な形状であっても、従来のように段切れを生じる事
はなく確実なオーミック接続が得られる。
なお、以上の実施例はＭＯ８半導体装置の場合であるが
、本発明はこれに限定される事なく、他の半導体装置に
も適用される事は言うまでもない。
、本発明はこれに限定される事なく、他の半導体装置に
も適用される事は言うまでもない。
以上、詳細に説明した通シ、本発明の半導体装置の製造
方法によれば、前述の構成をとる事により、電極のコン
タクト開孔部で、例えコンタクト段部でのテーパーが急
峻な形状でも、段切れなしに配線接続が出来るという効
果が得られる。従って製造歩留り及び信頼性の高い半導
体装置を製造する事が出来る。
方法によれば、前述の構成をとる事により、電極のコン
タクト開孔部で、例えコンタクト段部でのテーパーが急
峻な形状でも、段切れなしに配線接続が出来るという効
果が得られる。従って製造歩留り及び信頼性の高い半導
体装置を製造する事が出来る。
第１図（ａ） 、 （ｂ）は従来の半導体装置における
配線層の断面図、第２図（ａ）〜（ｇ）は本発明の一実
施例を説明するだめのＭＯ８半導体装置の製造工程順の
断面図である。 ｌ・・・・・・電極領域、２−・・・・・層間絶縁膜、
３−・・・・・全域配線層、１１・・・・・・／リコン
基板、１２−・・・・−フィールド酸化膜、１３・・・
・・・ゲート酸化膜、１４−・・・・・多結晶シリコン
層、１５・・・・・・ソース領域、１６−・・・・・ド
レイン領域、１７・・・・・・多結晶クリコン層、１８
・・・・・・アルミニウム層、１９・・・・・・フオト
レジス）膜、２０・−・−・−シリコン酸化膜、２１・
−・−・・フォトレジスト膜、２２・・・・−・アルミ
ニウム配線層。 代理人 弁理士 内 原 晋 ／ 第 ／ 図
配線層の断面図、第２図（ａ）〜（ｇ）は本発明の一実
施例を説明するだめのＭＯ８半導体装置の製造工程順の
断面図である。 ｌ・・・・・・電極領域、２−・・・・・層間絶縁膜、
３−・・・・・全域配線層、１１・・・・・・／リコン
基板、１２−・・・・−フィールド酸化膜、１３・・・
・・・ゲート酸化膜、１４−・・・・・多結晶シリコン
層、１５・・・・・・ソース領域、１６−・・・・・ド
レイン領域、１７・・・・・・多結晶クリコン層、１８
・・・・・・アルミニウム層、１９・・・・・・フオト
レジス）膜、２０・−・−・−シリコン酸化膜、２１・
−・−・・フォトレジスト膜、２２・・・・−・アルミ
ニウム配線層。 代理人 弁理士 内 原 晋 ／ 第 ／ 図
Claims (1)
- 一生面に素子の活性領域が形成された半導体基板上に多
結晶／リコン層と第１の金槁層を形成する工程と、前記
活性領域上の電極部分を除いて前記多結晶／リコン層と
前記第１の金属層を選択的に除去する工程と、次いで全
面に厚さが前記多結晶ソリコツ層と前記第１０金桝層を
加えた厚さよりも薄いノリコン酸化膜を形成する工程と
、該シリコン酸化膜の前記活性領域上の電極部分を等方
性エツチング法を用いて選択的に除去する工程と、次い
で全面に第２の金属層を形成する工程とを含む事を特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161406A JPS6053019A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161406A JPS6053019A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6053019A true JPS6053019A (ja) | 1985-03-26 |
Family
ID=15734482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58161406A Pending JPS6053019A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053019A (ja) |
-
1983
- 1983-09-02 JP JP58161406A patent/JPS6053019A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4295924A (en) | Method for providing self-aligned conductor in a V-groove device | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPH06216125A (ja) | 高集積半導体素子のコンタクトホール形成方法 | |
| US5063176A (en) | Fabrication of contact hole using an etch barrier layer | |
| JP3034538B2 (ja) | 配線構造の形成方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| JPH07235594A (ja) | 半導体装置の製造方法 | |
| JPH0346977B2 (ja) | ||
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| JPS58184764A (ja) | 集積回路装置 | |
| JP3209209B2 (ja) | 容量コンタクトホールを有する半導体装置の製造方法 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
| JPS6163059A (ja) | 半導体装置 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS5874037A (ja) | 半導体装置の製造方法 | |
| JPH01117342A (ja) | コンタクトホールの形成方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS6358373B2 (ja) | ||
| JPS60103615A (ja) | 半導体装置 | |
| JPH04213860A (ja) | 半導体装置 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 |