JPS6055619A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6055619A JPS6055619A JP58163682A JP16368283A JPS6055619A JP S6055619 A JPS6055619 A JP S6055619A JP 58163682 A JP58163682 A JP 58163682A JP 16368283 A JP16368283 A JP 16368283A JP S6055619 A JPS6055619 A JP S6055619A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- pattern
- colored
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法の改良に関する。
周知の如く半導体装置の製造において金属等からなる被
膜をパターニングする際にはフォトレジスト膜が用いら
れている。
膜をパターニングする際にはフォトレジスト膜が用いら
れている。
従来、こうしたフォトレジスト膜を用いたパターニング
で下地の凹凸が激しい場合には、例えば第１図（、）〜
（、）に示すような一連の工程が採用されている。まず
、ウェハ（図示せず）上の凹凸の激しいＳｉｏ２ｇＪ上
に被膜２を形成する。
で下地の凹凸が激しい場合には、例えば第１図（、）〜
（、）に示すような一連の工程が採用されている。まず
、ウェハ（図示せず）上の凹凸の激しいＳｉｏ２ｇＪ上
に被膜２を形成する。
つづいて、この被膜２上に平坦化材層３を塗布し、熱処
理によって平坦化した後、第１の着色レジスト層４を塗
布、熱処理し、中間層（例えばスピンコードガラス層）
５を塗布、硬化処理し、更に第２の着色レジスト層６ｆ
：塗布した（第１図（、）図示）。次いで、前記第２の
着色レジスト層６の露光、現像を行なって第２の着色レ
ジストパターン６′を形成した（第１図（ｂ）図示）。
理によって平坦化した後、第１の着色レジスト層４を塗
布、熱処理し、中間層（例えばスピンコードガラス層）
５を塗布、硬化処理し、更に第２の着色レジスト層６ｆ
：塗布した（第１図（、）図示）。次いで、前記第２の
着色レジスト層６の露光、現像を行なって第２の着色レ
ジストパターン６′を形成した（第１図（ｂ）図示）。
更に、このレジストパターン６′をマスクとして前記中
間層５をノｆターニングし、中間層パターン５′ヲ形成
した（第１図（ｃ）図示）。次に前記レジストパターン
６′の剥離と、中間層パターン５′をマスクとした前記
第１の着色レジストノー４と平坦化材層３のエツチング
除去を同時に行い、第１の着色レジメ） ｔ＋ターン４
′及び平坦化材層パターン３′を形成した（第１図（ｄ
）図示）。しかして前記被膜２頒１倍宍メチング除去し
、ｌパ２−ン２′を形成して半導体装置を製造する（第
ｔ′図（、）図示）。
間層５をノｆターニングし、中間層パターン５′ヲ形成
した（第１図（ｃ）図示）。次に前記レジストパターン
６′の剥離と、中間層パターン５′をマスクとした前記
第１の着色レジストノー４と平坦化材層３のエツチング
除去を同時に行い、第１の着色レジメ） ｔ＋ターン４
′及び平坦化材層パターン３′を形成した（第１図（ｄ
）図示）。しかして前記被膜２頒１倍宍メチング除去し
、ｌパ２−ン２′を形成して半導体装置を製造する（第
ｔ′図（、）図示）。
しかしながら、前述した製造方法によれば、凹凸の激し
いＳｌ ０２膜１上に被膜２を介して平坦化材層３、中
間層５を形成したシするため、工程が複雑で作業性が低
下する。
いＳｌ ０２膜１上に被膜２を介して平坦化材層３、中
間層５を形成したシするため、工程が複雑で作業性が低
下する。
また、５ｉ０２膜１と第２の着色レジスト層６の間に平
坦化材層３、第１の着色レジスト層４及び中間層５が挾
まれ、全体的に厚くなっているため、レティクルの合せ
マークとウェハの合せマークとの合せ精度が低下する。
坦化材層３、第１の着色レジスト層４及び中間層５が挾
まれ、全体的に厚くなっているため、レティクルの合せ
マークとウェハの合せマークとの合せ精度が低下する。
本発明は、上記事情に鑑みてなされたもので、従来の如
く工程を複雑にすることなく凹凸の激しいウェハ上に微
細パターンを形成できる半導体装置の製造方法を提供す
ることを目的とするものである。
く工程を複雑にすることなく凹凸の激しいウェハ上に微
細パターンを形成できる半導体装置の製造方法を提供す
ることを目的とするものである。
本発明け、レジストＩｊＰがη・′布された凹凸のある
ウニ八表面にエネルギービームを斜めに直接照射するこ
とによｐそのレジスト膜を部分的に露光し、これによシ
工程の簡略化と凹凸の撤しいウェハ上に微細・母ターン
を形成することを図ることを骨子とするものである。
ウニ八表面にエネルギービームを斜めに直接照射するこ
とによｐそのレジスト膜を部分的に露光し、これによシ
工程の簡略化と凹凸の撤しいウェハ上に微細・母ターン
を形成することを図ることを骨子とするものである。
以下、本発明の一実施例を第２図（ａ）〜（ｄ）を参照
して鮫６明する。
して鮫６明する。
〔１〕マず、図示しないウェハ上の凹凸の減しいＳ １
０２膜１１上に例えばｈｔ −８１１７ｐ’ｆ １２
＠３９ｂｋした稜、このＡｔ−８１１＋°８１２土に第
１の着色１／シストＭＩＳを塗布、乾燥した。つづいて
、この着色レゾスト膜ＩＳに入射角８０°８度でエネル
ギビームとしての可視光線１４を照射した（第２図（、
）図示）。次いで、１１１画像を行なってＳ ｔｏｚ膜
１ノの四部にＡｔ−８１膜１２を介して第１のレジスト
パターン１３′を形成した（第２図（ｂ）図示）。更に
、第２図（、）に示す如く、全面に第２の着色レジスト
膜１５を形成した。しかる後、通常の露光、現像を行な
って第２のレジスト・ヤターン１５’を形成した後、こ
のレジストパターン１５′をマスクとして前記Ａｔ−８
ｌ膜１２をノやターニングし、Ａｔ−卵膜ハターン１２
′を形成して半導体装置を製造した（第２図（ｄ）図示
）。
０２膜１１上に例えばｈｔ −８１１７ｐ’ｆ １２
＠３９ｂｋした稜、このＡｔ−８１１＋°８１２土に第
１の着色１／シストＭＩＳを塗布、乾燥した。つづいて
、この着色レゾスト膜ＩＳに入射角８０°８度でエネル
ギビームとしての可視光線１４を照射した（第２図（、
）図示）。次いで、１１１画像を行なってＳ ｔｏｚ膜
１ノの四部にＡｔ−８１膜１２を介して第１のレジスト
パターン１３′を形成した（第２図（ｂ）図示）。更に
、第２図（、）に示す如く、全面に第２の着色レジスト
膜１５を形成した。しかる後、通常の露光、現像を行な
って第２のレジスト・ヤターン１５’を形成した後、こ
のレジストパターン１５′をマスクとして前記Ａｔ−８
ｌ膜１２をノやターニングし、Ａｔ−卵膜ハターン１２
′を形成して半導体装置を製造した（第２図（ｄ）図示
）。
しかして、本発明によれば、第１の着色レジスト膜１３
に可視光線１４を照射し、現像を行なうだけで凹凸の漱
しい５１０２膜１１の凹部にＡｔ−８１膜１２を介して
容易に第１のレジスト／４’ターン１３′を形成できる
。したがって、従来の如く、平坦化材層を用いることな
くこの第１のレジストパターン１３′が平坦化材層の働
きをし、もって激しい凹凸の平坦化ができ、従来と比ベ
ニ程を簡略化して作業性を向上できる。
に可視光線１４を照射し、現像を行なうだけで凹凸の漱
しい５１０２膜１１の凹部にＡｔ−８１膜１２を介して
容易に第１のレジスト／４’ターン１３′を形成できる
。したがって、従来の如く、平坦化材層を用いることな
くこの第１のレジストパターン１３′が平坦化材層の働
きをし、もって激しい凹凸の平坦化ができ、従来と比ベ
ニ程を簡略化して作業性を向上できる。
また、このように平坦化を容易にできるため、第１のレ
ジストパターン１３′上に合せ精度を低下させることな
ぐ棺２のレジストパターン１５′を形成でき、もって徽
細なＡｔ−８１膜ノ平ターン１２′を形成できる。
ジストパターン１３′上に合せ精度を低下させることな
ぐ棺２のレジストパターン１５′を形成でき、もって徽
細なＡｔ−８１膜ノ平ターン１２′を形成できる。
５−
々お、上記実施例では、エネルギビームとして可視光線
を用いたが、これに限らず、例えば、紫外線、あるいけ
イオンビーム、電子ビーム等を用いても同様の効果を得
ることができる。また、可視光線の入射自社８０°程度
としたが、これに限らない。
を用いたが、これに限らず、例えば、紫外線、あるいけ
イオンビーム、電子ビーム等を用いても同様の効果を得
ることができる。また、可視光線の入射自社８０°程度
としたが、これに限らない。
以上詳述した如く本発明によれば、簡単な工程で凹凸の
激しいウェハ上に微細パターンを形成し得る半導体装置
の製造方法を提供できるものである。
激しいウェハ上に微細パターンを形成し得る半導体装置
の製造方法を提供できるものである。
第１図（ａ）〜（・）は従来の半導体装置の製造方法を
工程順に示す断面図、給２図（ａ）〜（ｄ）は本発明の
一実施例に係る半導体装置の製造方法を工程順に示す断
面図である。 １１°−８１０２Ｊｌｌ、 ｌ’２・・・Ａｔ−８１膜
、１３・・・第１の着色レジスト膜、１３′・・・第１
のレジストパターン、１４・・・可視光線（エネルギビ
ーム）、１５・・・第２の着色レジスト膜、１５′・・
・第２のレ６− シストパターン。 −７− 第１図 第１図 ５′ 第２図 ４
工程順に示す断面図、給２図（ａ）〜（ｄ）は本発明の
一実施例に係る半導体装置の製造方法を工程順に示す断
面図である。 １１°−８１０２Ｊｌｌ、 ｌ’２・・・Ａｔ−８１膜
、１３・・・第１の着色レジスト膜、１３′・・・第１
のレジストパターン、１４・・・可視光線（エネルギビ
ーム）、１５・・・第２の着色レジスト膜、１５′・・
・第２のレ６− シストパターン。 −７− 第１図 第１図 ５′ 第２図 ４
Claims (1)
- レジスト膜が塗布された凹凸のあるウェハ表面にエネル
ギビームを斜めに直接照射することによシそのレジスト
膜を部分的に露光する工程を具備することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163682A JPS6055619A (ja) | 1983-09-06 | 1983-09-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163682A JPS6055619A (ja) | 1983-09-06 | 1983-09-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055619A true JPS6055619A (ja) | 1985-03-30 |
Family
ID=15778592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58163682A Pending JPS6055619A (ja) | 1983-09-06 | 1983-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055619A (ja) |
-
1983
- 1983-09-06 JP JP58163682A patent/JPS6055619A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323657B2 (ja) | ||
| JPS62142323A (ja) | Ｘ線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク | |
| JPS6055619A (ja) | 半導体装置の製造方法 | |
| JPH0458167B2 (ja) | ||
| JPH02140914A (ja) | 半導体装置の製造方法 | |
| JPH02238457A (ja) | 厚膜フォトレジストパターンの形成方法 | |
| JPS5834921A (ja) | 半導体装置の製造方法 | |
| JPS62279633A (ja) | パタ−ン形成方法 | |
| JPS59155930A (ja) | 微細パタ−ンの形成方法 | |
| JPS5984427A (ja) | パタ−ン形成方法 | |
| JPH0312452B2 (ja) | ||
| JPS59155926A (ja) | パタ−ン形成方法 | |
| JPS61271838A (ja) | 半導体装置の製造方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPH024263A (ja) | レジストパターン形成方法 | |
| JPS636557A (ja) | 微細パタ−ン形成方法 | |
| JPS6236823A (ja) | レジストパタ−ン形成方法 | |
| JPH01173721A (ja) | 多層体形成法 | |
| JPS594029A (ja) | パタ−ン形成方法 | |
| JPS63316437A (ja) | フォトレジストパタ−ンの形成方法 | |
| JPH06118618A (ja) | フォトマスクおよびその製造方法 | |
| JPS6212503B2 (ja) | ||
| JPS61276221A (ja) | 半導体装置の製造方法 |