JPS6055746A - Ｐｃｍ再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野） 本発明はＰＣＭ再生装置に関し、特にエラーによる雑音
の発生を防止するようにした、ＳＨＦ−ＰＣＭ放送、８
罪ビデオＰＣＭ音声、ヘリキャルスキャンテープデッキ
等に使用可能なＰＣＭ再生装置に関する。

（背　景） 情報を伝送し、これを受信したシ、あるいは〜情報を一
亘記録し、これを再生したシする時、伝送媒体や記録媒
体中に人力される雑音によって、再生情報は元の情報と
一致しないことがある。

ディジタル信号化された情報は、その情報に対応した訂
正符号を情報に付加して伝送もしくは記録することによ
って再生時に、誤りデータを訂正して、忠実再生を行っ
ている。

第１図に音声ＰＣＭ伝送のための信号フォーマットの一
例を示す。１フレームは１〜５の信号によって構成され
ている。１はフレームの先＠を示すフレームパターン・
２は情報の内容を示す制御フード、３は情報のスケール
を示ｒレンジビット、４は情報信号である。情報信号４
は１チヤネル〜５チヤネル（４−１　、　４−２　、　
４−３　、　４−４　。

４−５）まである。５は誤り訂正を行なう訂正符号であ
る。

第２図はピッ１・インターリーブマトリックスを示し“
Ｃいる。前記１フレームは、送出時、ピット単位で縦に
順に送シ出している。訂正符号は，横軸から、レンジビ
ット１ビット情報部号５６ビットに対し７ビツト付加さ
れている。このピットインターリーブは、バーストノイ
ズを分散させ誤ルデータの訂正効率をあげている。

また、フ【ｌ−ムパターン以外の信号には、受信機のピ
ットクロ２り再生を容易にするためスクランブル処理が
なされている。

さて、以上のフォーマットは、民間向は放送の音声情報
部に使用されるもので、ＰＣＭ音声としては、クォリテ
ィの高いものであるが、放送という公共性を考慮すると
、弱電界でのＣ／Ｎ劣化状態でも再生音の出力は必要と
なる。

前記したように、フレームパターンが１フレームの先頭
にあり、再生、デコードの基準となる。

このフレームパターンが検出されないと、そのｌフレー
ムの全ての情報を正しく再生できない。

したがって、従来のＰＣＭ再生装置は、フレームパター
ンが検出されない時には、出力信号にノイズ（ショック
音）が発生するおそれがあるという欠点があった。

（目　的） 本発明の目的は、フレームパターン（同期信号）が欠落
したり、長いバーストノイズによりエラーが多量に発生
した時、正しく再生されたｍＪフレームの情報を出力さ
せ、ノイズを低減させるＰＣＭ再生装置を提供すること
にある。

（概　要） 本発明は、フレームパターン（同期信号）の未検出によ
シブスクランブルが正しく行われず、エラーが多量に発
生した時や、データの訂正不能を検出した時に、前フレ
ームのデータが保存されているＲＡＭの切り替えを停止
させ、前フレームの信号を連続して放出させるようにし
た点に特徴がある。

また、本発明の池の特徴は、入力データの誤りを検出す
る手段によって訂正不能となる多量の誤ルが検出された
時、フレーム内再生データを前フレーム１写生データに
置きかえるようにした点にある。

（実施例） 以下に、本発明を実施例によって説明する。

第３図は、本発明のＰＣＭ再生装置の一実施例である。

ディジタル信号に変換されたデータは、同期信号検出回
路６とデスクランブル回路７に入力される。フレームパ
ターンを同期信号として検出する同期信号検出回路６の
出力はデスクランブル回路７の起動をかける。デスクラ
ンブル処理されたデータはビットインターリーブを解く
ためのＲＡＭ書き込み回路８に入力される。

ＲＡＭは第１のＲＡＭ囚１１と第２のｌζＡ　Ｍ　（Ｂ
１１２の２つがあり、書き込み動作と、読み出し動作を
スイッチ１ｏによって切替えて行なう。それぞれのＲＡ
Ｍは１フレ一ム分の容量をもち、第２図で示したような
ビットインターリーブを解くため、書き込みは縦方向に
、読み出しは横方向に行なう。

９は訂正回路であり、これはデータの読み出しと誤りデ
ータの検出及び訂正を行なう。１３は各ヂャネル１ｃｈ
〜５ｃｈへの分離をする出力回路である。

今、同期検出回路６によってフレームパターンが検出さ
れなかった時、システムの動作基準としての擬似同期信
号（補充同期信号）を発生させる。

しかし、デスクランブルの起動タイミングが失なわれて
いるので、次のＲＡＭ切換えを停止させる。

これにより、誤ったデータの書き込まれたＲＡＭは訂正
回路９へ接Ｍ、すれない。そこで、次のフレームではＳ
＋＋フレームと同じＲＡＭへの書き込みと、前フレーム
のデータが入ったＩｔ　Ａ　Ｍのデータ出力が行なわれ
る。

第４図は、音声情報が上記した実施例の回路で出力され
た波形を示している。第３図の出力はディジクル信号で
あるが、これをＤ／Ａ変換器を通すことにより、２４’
ｉ　４図（ａ）のようになる。

同図（ａｌはフレーム番号４の同期信号が検出されなか
った時の例であり、フレーム番号５の出力は前々フレー
ム番号３で受信されたデータが出力される。これによシ
、信号の連続性は欠けるが、データの誤検出にＪ：る大
きなショック音をさけることができる。

また、同ｆｂ１図に示すように、フレーム間の切換え時
に補正処理を行なうこと（（より、信号の連続性をもた
せることも可能である。

第５図は、第３図の回路動作をタイムヂャート化したも
のである。フレームＦ３とフレームＦ４の間の同期信号
が欠落し、検出されなかった時、通常切り替えていた第
１のＲＡＭ（４）１１と第２のＲＡ　Ｍ　ｆＢ）　１２
の書き込み、読み出し作業は、次の同期信号で切り替え
を止める。そこで、第２のＲＡＭ（Ｂ）１２は再び書き
込み動作となり、第１のＲＡＭ（４）１１は、再び読み
出し動作となる。このため、フレームＦ４とフレームＦ
５の出力データは等しくなる。

第６図は、同期信号未検出時の出力データを２フレーム
にわたって分散出力させる例を示す。上記と同様に、フ
レームＦ３とフレームＦ４の間の同期信号が欠落し検出
できなかった時、第１のＲＡＭ（５）１１のデータは、
ｌデータを２サンプル時間出力し、１フレームの半分の
データを１フレ一ム間で出力させる。次の同期信号で晶
記同様にＲＡＭを切り替えないので、第１のＲＡＭ（Ａ
１１１の残り半分のデータを同じく２サンプルごと出力
させる。よって１フレームのデータを２フレームにわた
って伸長出力させたことになる。次のフレームでは、正
常なＲＡＭ切り替えに復帰する。

このように、１フレームのデータを２フレームにわたっ
て伸長させると、第４図（ａ）　（ｂｌのような信号の
不連続性はなくなり、正しいデータに近いデータになる
。

第７図は、ゲイン、ターリーブ訂正、データ出力を３つ
のＲＡＭで構成した場合の、本発明の第２実施例である
。回路構成は第３図とほぼ同じである。１４は追加され
た第３のＲＡＭＣ）１４である。

第１のＲＡＭ囚１１．第２のＲＡＭの）１２．第３のＲ
ＡＭ（０１４は、切りｔ回路１５によって制御される。

ＲＡＭの分担は、ディンターリーブ用の書き込み、誤シ
データの検出、訂正、データ出力の３つである。前記と
異なる点は、データが訂正と共に出力されるのではなく
訂正データは元のＲＡＭにリライトし、出力は出力専用
のＲＡＭを設けたことにある。

切り替え回路１５は同期信号検出回路６によって検出さ
れた同期信号に同期して、ＲＡＭＩＩ。

１２．１４をフレームごとにシフトしながら切り替える
。そのＲＡＭの接続状態を第８図によって説明する。

フレームＦ１において、第１のＲＡＭ囚１１は、Ｉｔ　
Ａ　Ｍ　Ｉき込み回路８に、第２のＲＡＭ（Ｂ）１２は
訂正回路９に、第３のＲＡＭＩＣ）１４は、データ出力
回路１３　に接続される。次のフレームＦ２ではそレソ
レｃｌ）　ＲＡ　Ｍ　ｈｓ　’、ｔ　７　）　Ｌ、、ｊ
、；１３のＲＡＭＣ）１４がＲＡＭ書き込み回路８に、
第１のＲＡＭ囚１１が訂正回路９に、第２のＲＡ　Ｍ（
Ｂ）　１２が、データ出力回路１３に接続される。

今、フレームＦ２とＦ３の間の同期信号が欠落したとす
ると、第２のＲＡＭＱ３１１２の内容が、不確実となる
。それで、フレームＦ４における訂正は不十分となるの
で、また次のフレームＦ５では第２のＲＡ　Ｍ（Ｂ）　
１２は書き込みにもどり、第１のＲＡ　Ｍ囚１１は訂正
回路へ、そして、第３３のＲＡ　Ｍ＋０１４は、そのま
ま残る。そして、フレームＦ４とＦ５の出力データは第
３のＲＡＭ（Ｃ１１４の内容をくシ返し出力させる。

なお、このＲＡＭの切シ換えの制御は、例えばＲＯＭ等
にプログラムしておくことにより、容易に行なうことが
できる。

第９図は、前回と同様に１フレームデータ８２フレーム
に伸長して出力する方法である。Ｉ＠３のＲＡＭ＋０１
４の内容をフレームＦ４とＦ５にわたって出力させる。

以上は、同期信号が欠落し、デスクランブルの基準点が
不明になり、データを正しく取れない場合の説明である
が、同期信号が欠落した時、正しい位Ｏｔ、ｖｃ同期信
号を補充するとデータは正しく読み取ることができる。

そこで、同期信号の検出、未検出にかかわらず、データ
が正しく睨み取れたかを判断し、ＩｔＡＭの切シ替えを
制御するようにした、本発明の第３実施列を次に示ｔ０
第１０図がその一例である。基本的に第７図と同じであ
るが、切シ皆工回路１５の制御を、訂正回路９によって
行なう。つまシ訂正回路９によりて、／−夕の誤りを検
出した結果、フレーム内のデータ誤りが多い場合、例え
ば、データ数の半分以上が誤りであると判断した時、フ
レーム内の異常を認め出力データの切シ替えを行なう。

第８図によりてそのタイミングを説明する。）レームＦ
３の第２のＲＡＭの）１２に書き込まれたデータに誤り
が多いと、次のフレームＦ４によって訂正回路９がその
誤り数を検出し、検出し終った時点、つまりフレームＦ
４とフレームＦ５との間において、ＲＡＭの切替回路１
５を制御し、第３のＲＡＭＣ）１４は出力回路に接続し
たままとし、第１のＲＡＭ囚１１と第２のＲＡＭ（Ｂ）
１２とを切り替える。これにより、第２のＲＡＭ（Ｂ）
１２内の誤υデータ出力を防ぐ。なお、第９図のように
、１フレームデータを２フレームに伸長して出力するよ
うにしてもよいことは、勿論である。

次に本発明の他の実施例を説明する。第１１図およびｍ
１２図は、それぞれヘリカルスキャン方式のＰＣＭテー
プデツキのヘッドとテープとの間係およびＰＣＭテープ
デツキの概略の構造を示している。１６が磁気チーブ、
１７は記録（もしくは再生）ヘッドのテープ上の軌跡で
ある。１本の軌跡が１フレ一ム単位となる。テープ１６
は、カセットハーフ１８から引き出され、シリンダ　１
９に巻きつけられる。巻きつけられる面はシリンダ１９
のほぼ９０°である。また、シリンダヘッド２０は、シ
リンダ１９に２＠設けられ、それぞれは１８０°の間隔
で設置されている。

テープ上に記録される信号のフォーマットを第１３図に
示す。１フレームは、Ｘ、Ｙ、Ｚの３つの領域に分割さ
れる。Ｙの領域はテープの中央にありメインデータの記
録される領域である。Ｘおよび２の領域はテープの端に
あ、シ、コントロールデータ及び付加データ領域に配分
されＣいる。

メインデータ領域Ｙは、θ〜２５５の２５６ブロツクで
構成されるその１ブロツクを２０Ｖこ示ぐ。

８ビット単位のデータワードは頭から同期信号（５ＹＮ
Ｃ）、コントロールデータＣＣ＆Ｄ）。

Ｄａｔａ　１　、　Ｄａｔａ２−−−−−−−−−　Ｄ
ａｔａ　１２　、　Ｐａｒｉｔｙｌ＋Ｐａｒｉｔｙ　２
　、　Ｐａｒｉｔｙ　３　、　Ｐａｒｉｔｙ　４　ｒと
１６ビツトのＣＲＣＣＪニジ成る。

このＣＲＣＣは、１ブロツク内のエラー検出に使う巡回
符号である。又、フレーム内のデータワードは、データ
の訂正効率を上げるために、インターリーブ（分散）の
処理がされており上記のＰａｒｉｔｙ　Ｉ　５−Ｐａｒ
ｉｔｙ　４　も同様にインターリーブ処理されている。

よって再生時に％　Ｐａｒｉｔｙ　１〜Ｐａｒｉｔｙ　
４によってエラーデータを訂正するには、フレーム内の
データワード及びＰａｒｉｔｙをディンターリーブして
データの並び替えをする必要がある。

インターリーブはｌフレームで完結しているので、ディ
ンターリーブの誤動作によるエラー伝搬は１フレーム内
で終えることができる。

さて第１４図は、本発明の第４実施例の回路を示してい
る。２１　は入力データのブロック内エラー検出を行な
うＣＲＣチェック回路である。２２は同期信号検出回路
、２３　はＲＡＭセレクト回路である。２４はＲＡＭ書
き込み回路、２５．２６はＲＡＭ、２７はデータの誤り
訂正回路、２８．２９は、ＲＡＭ切り替えスイッチであ
る。３０はデータ出力回路で、その出力はＤ／Ａ回路に
伝達される。

第１５図はＲＡＭセレクト回路２３およびＲＡＭ切シ替
えスイッチ２８．２９の一具体例を示す回路図である。

すなわち、この回路は破線で囲まれているように、Ｔフ
リップフロッグ３１とインパタ３２とで構成することが
できる。゛Ｔフリップフロッグは、Ｃ１０回路２１によ
って異常に多いデータ誤りが検出されない１鼓り、同期
信号検出回路２２の出力によって、トグル的にハ１．ロ
ウの信号を出力する。（Ｃ１０回路２１の出力は正常で
Ｈレベル異常でＬレベルとなる。）ＲＡＭ２５゜２６は
そのライトイネーブル端子ＷＥに例えばハイレヘルの信
号が人力されている時書き込みｔＪＪ能になり、ローレ
ベルの信号が入力されている時、読み出し可能になる。

次に本実施例の基本動作を説明する。

上記したように、データの配列フォーマットにより、デ
ィンターリーブが必要であり、２つのフレームＲＡＭ　
２５．２０により、書き込み、読み出しを交互に行ない
、読み出しアドレスの制御によりディンターリーブを行
なっている。

人力データはＣＲＣ’チェック回路２１によりデータの
誤り検出を行なわれると同時に、ＲＡＭ書き込み回路２
４を介してｆＡｌのｒｔＡＭ囚２５又は第２のＲＡＭ（
Ｂ）２Ｇに書き込まれる。ＣＲＣチェック回路２１によ
りブロック内のエラーが検出されると、貫き込まれるデ
ータにはエラーフラグが付加される。訂正回路２７では
、Ｐａｒｉｔｙワードと上記エラーフラグによりエラー
データを正しいデータに変換してデータ出力回路３０よ
り出力される。

次に、第１６図のタイムチャー１・を参照して本実施例
の動作を詳しく説明する。テープの智き付は角は　９０
°でシリンダーヘッドは２つであるからテープからの信
号は、シリンダ１回転（（つきヘッド（５）とヘッド（
Ｂ）の和の２フレ一ム分入力される。

この間欠データを第１のＲＡＭ（６）２５および第２の
ＲＡ　Ｍ　ｆＢ）　２６に交互に書き込む。

今、第１６ｉ’Ｆに示されているタイムチャート時間３
１における第２のＲＡＭ（Ｂ１２６への傷き込みにおい
て、同時進行しているＣＲＣチェック回路の出力におい
て、エラーフラグが異常国多０（例えば２５６個中１ｏ
０個以上エラーである）時・このフレームには何らかの
ノイズでフレーム全体がこわれたと判定ｒることができ
る。このまま、第２のＲＡＭ（Ｂ１２６のデータを訂正
回路に送っても、訂正能力からいって訂正が不十分にな
ることが明らかである。そこでＲＡＭセレクト回路２３
を介してＲＡ　Ｍ切り替えスイッチ２８．２９を制御し
、囚、田）切り替えを停止させる。そうすると、第１６
図のタイムチャートに示すように出力データは、前フレ
ームの第１のＲＡＭ（Ａ１２５の内容を出力し、誤りの
多い第２のＲＡＭ（Ｉ１２６の内容を出力させないよう
にすることができる。

第１７図は本実施例を他の訂正方式で行なった場合を示
す。本ヘリカルスキャン方式では、データが間欠的に入
力してくることは前にも述べた。

本実ｍ列は、これを利用し、第１７図に示されているよ
うに、データの入力、ＲＡＭへの書き込みが終了して次
の書き込みまでの時間に訂正回路を動作させ訂正すべき
データは、その時点でＲＡＭの中のデータを書き替える
方式をとっている。また、このＲＡＭにデータの書き込
みおよび訂正を行っている間に、もう一方のＲＡＭ（っ
まシ前フレームのデータが保持されている）からデータ
を一定時間々隔で出力させる（　ＲＡＭの読み出し状態
）ようにしている。

一方、タイムチャート（第１７図）の時間３２において
、第２のＲＡＭ（Ｂ１２６のデータを訂正した時、訂正
能力以上の誤りデータがあり、訂正不能データが多量に
発生した場合には、次のフレームでＲＡＭ切り替えの停
止を行なう。そうすると、出力データは前フレームと同
じ内容が出力され、誤訂正データや誤シデータによるノ
イズを出力させなくすることができる。

なお・ロータリーヘッドを使用した８ｕビデオのＰＣＭ
音声にも本実施例の回路が応用できることは明らかであ
る。

（効　果） 以上のように、本発明によれば、同期信号であるフレー
ムパターンが検出されず、同期信号の補充が正しい位置
に米なかった時や、フレーム内のデータ誤り数が、非常
に多くなった時に、出力データの読み出しに相当するＲ
ＡＭを前フレームのＲＡＭのまま維持し、該ＲＡＭから
データを出力するようにしているので、出力信号のノイ
ズ（ショノク音）を防ぐことができる。

また１つのフレームデータを２つ以上のフレームに渡っ
て伸長し、出力することにより、正しいデータに近いデ
ータを出力することができる。

【図面の簡単な説明】

第１図はフレーム内のデータフォーマットの模式図、第
２図はビットインターリーブマトリックスを示す図、第
３図は本発明の第１実施例のブロック図、第４図は第３
図の出力データ波形図、第５図は前記第１実施例のＲＡ
Ｍの動作の一例を説明するタイムチャート、第６図は前
記第１実施例のＲＡ　Ｍの動作の他の例を示すタイムチ
ャート、第７図は本発明の第２実施例のブロック図、第
８図は前記第２実施例のＲＡ　Ｍの動作の一例を説明す
るタイムチャート、第９図は該第２実施例のＲＡＭの動
作の他の例を示すタイムチャート、第１θ図は本発明の
第３実施間のブロック図、第１１図はヘリカルスキャン
方式のＰＧＭテープデツキのヘッドとテープの関係を示
す図、第１２図はＰＧＭテープデツキの概略構造図、第
１３図はテープ上に記録される信号のフォーマットの説
明図、第１４図は本発明の第４実施例のブロック図、第
１５図は第１４図のＲＡＭセレクト回路およびＲＡＭ切
り替えスイッチの一具体例を示す回路図、第１６図は該
第４実施例の回路動作の一例を示すタイムチャート、第
１７図は該第４実施例のＲＡＭの動作の他の例を示すタ
イムチャートである。 ６・・・同期信号検出回路、　７・・・デスクランブル
回路、　８・・・ＲＡＭ書き込み回路、　９・・・訂正
回路、１０・・・スイッチ、１１，１２．１４・・・Ｒ
ＡＭ、　１５・・・切替え回路、　２１・・・ＣＲＣチ
ェック回路、２３・・・ＲＡＭセレクト回路・２５．２
６・・・ＲＡ、　Ｍ　、２７　・・・訂正回路、１３゜
３０・・・データ出力回路 代理人弁理士　平　木　道　人 第１１図 第　１２　聞

Claims (1)

1. 【特許請求の範囲】 （１）音声等の情報信号をパルス変調した信号を時間軸
   上でフレーム分割し、前記フレーム内で完結する前記情
   報信号にエラー検出符号又は訂正符号を付加した信号列
   を、伝送したり、記録媒体を介して、また元の情報信号
   に再生するＰＣＭ再生装置において、ｌフレームの先頭
   を示すフレームパターン（同期信号）を検出する手段、
   少くとも２個のフレームデータ記憶手段、該フレームデ
   ータ記憶手段の一方が書き込まれている時には他方から
   読み出されるように前記記憶手段を切替える手段、およ
   び読み出されたデータの誤シ検出と訂正を行う手段を具
   備し、前記フレームパターンの検出手段によってフレー
   ムパターンが検出されなかった時、詔よび前記データの
   誤り検出と訂正を行う手段によりデータの訂正不能を検
   出した時の少くとも一力が起きた時に、前記記憶手段を
   切替える手段の切替えを停止し、フレーム内再生データ
   を前フレーム再生データに置き替えるようにしたことを
   特徴とするＰＣＭ再生装置。 （２）前記フレームパターン検出手段によってフレーム
   パターンが検出されなかった時、又は前記データの誤り
   検出と訂正を行う手段によりデータの訂正不能を検出し
   た時に、フレーム内再生データを複数フレームに伸長し
   て再生するようにしたことを特徴とする特許 ＰＣＭ再生装置。 ｛３｝　音声等の情報信号をパルス変調した信号を時間
   軸上でフレーム分割し、前記フレーム内で完結する前記
   情報信号にエラー検出符号又は訂正符号を付加した信号
   列を、伝送したり、記録媒体を介して、また元の情報信
   号に再生するＰＣＭ再生装置において、１フレームの先
   頭を示すフレームパターン（同期信号）を検出する手段
   、入力データの誤シを検出する手段、少なくとも２個の
   フレームデー、夕記憶手段、該フレームデータ記憶手段
   の一方が書き込まれているときには他方から読み出され
   るように前記６Ｃ憶手段を切替える手段、および読み出
   されたデー〃の訂正を行なう手段を具備し、的記入カデ
   ータの誤υを検出する手段によって訂正不能となる多量
   の誤９が検出された時、前記記憶手段を切替える手段の
   切替えを停止し、フレーム内再生データを前フレーム再
   生データに置きかえるようにしたことを特徴とするＰＣ
   Ｍ再生装置。 （４）前記入力データの誤りを検出する手段が、ＣＲＣ
   チェック回路であることを特徴とする特許