JPS605624A - 電子スイツチ回路 - Google Patents
電子スイツチ回路Info
- Publication number
- JPS605624A JPS605624A JP11281483A JP11281483A JPS605624A JP S605624 A JPS605624 A JP S605624A JP 11281483 A JP11281483 A JP 11281483A JP 11281483 A JP11281483 A JP 11281483A JP S605624 A JPS605624 A JP S605624A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- resistor
- gate
- current source
- transient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はＴＤ交換機加入者回路等に用いられる高面ｊ圧
ザイリスクスイッチのｄｖ／ｄｔ嗣量を向上せしめる電
子回路に関するものである。
ザイリスクスイッチのｄｖ／ｄｔ嗣量を向上せしめる電
子回路に関するものである。
（従来技術）
従来のこの種電子回路は、第１図に示すように定電流源
７の出力を直接−リーイリスタ１のｐダートＫｍ続し、
このサイリスタｌのｐケ゛−トとカソード間に抵抗８を
接続し、かつそれぞれコレクタとエミッタを接続したＮ
ＰＮ トランジスタ６と、前記サイリスクｌのアノード
２にエミッタを前記ＮＰＮトランジスタ６のペースにコ
レクタを接続し、ベースを開放にしたＰＮＰ ）ランノ
スタ５より構成されており、カソード３がｐケ８−ト駆
動電圧よシも低い方向に急激に電位変動がおとると駆動
部電源端子４よりｐゲートを駆動する不動作状態にしで
ある前記定電流源７から過渡電流が流れ、ｐゲート駆動
を行なう方向に動作する。このときＰＮＰ ）ランジス
ク５からの過渡電流によってＮＰＮ ）ランジスタロが
動作し、電流をバイパスするが不動作状態にある定電流
源７の出力電位は、はぼ駆動部電源端子４の電圧になシ
、この電位が残り、定電流源７からの電流がサイリスク
ｌのｐゲートに向って流れはじめると、サイリスク１が
誤動作してしまうという欠点があった。
７の出力を直接−リーイリスタ１のｐダートＫｍ続し、
このサイリスタｌのｐケ゛−トとカソード間に抵抗８を
接続し、かつそれぞれコレクタとエミッタを接続したＮ
ＰＮ トランジスタ６と、前記サイリスクｌのアノード
２にエミッタを前記ＮＰＮトランジスタ６のペースにコ
レクタを接続し、ベースを開放にしたＰＮＰ ）ランノ
スタ５より構成されており、カソード３がｐケ８−ト駆
動電圧よシも低い方向に急激に電位変動がおとると駆動
部電源端子４よりｐゲートを駆動する不動作状態にしで
ある前記定電流源７から過渡電流が流れ、ｐゲート駆動
を行なう方向に動作する。このときＰＮＰ ）ランジス
ク５からの過渡電流によってＮＰＮ ）ランジスタロが
動作し、電流をバイパスするが不動作状態にある定電流
源７の出力電位は、はぼ駆動部電源端子４の電圧になシ
、この電位が残り、定電流源７からの電流がサイリスク
ｌのｐゲートに向って流れはじめると、サイリスク１が
誤動作してしまうという欠点があった。
（発明の目的）
本発明は、このような従来の欠点を除去するため過渡状
態におけるサイリスタのｐケ゛〜トにかがる電位を低い
レベルに固定し、過渡電流の最大値を小さくするために
、定電流源部と、ｐケ゛−トとの間に抵抗を挿入してサ
イリスクのｄｖ／ｄｔ耐量を向上させるようにしたもの
である。以下本発明の一実施例を図面によシ詳細に説明
する。
態におけるサイリスタのｐケ゛〜トにかがる電位を低い
レベルに固定し、過渡電流の最大値を小さくするために
、定電流源部と、ｐケ゛−トとの間に抵抗を挿入してサ
イリスクのｄｖ／ｄｔ耐量を向上させるようにしたもの
である。以下本発明の一実施例を図面によシ詳細に説明
する。
（発明の構成）
第２図は、本発明電子スイッチ回路の一実施例を示す図
で、１はサイリスク、２はアノード、３はカソード、４
は駆動部電源端子、５はＰＮＰ ）ランノスタ、６はＮ
ＰＮ ）ランジスタ、７は定電流源、８は抵抗で従来と
同一の回路を構成する。この回路の定電流源７とサイリ
スタ１のｐゲートとの間に抵抗９を接続するようにした
ものである。これを動作するにはサイリスタ１のアノー
ド２を、カソード３より高い電位に保ち、かつ、カソー
ド３側を駆動部電源端子４よシ低い方向に急激な電位変
動を力えると、この電源端子４から不動作状態にある定
電流源７を介し過渡電位かのぞき、過渡電流が流れる。
で、１はサイリスク、２はアノード、３はカソード、４
は駆動部電源端子、５はＰＮＰ ）ランノスタ、６はＮ
ＰＮ ）ランジスタ、７は定電流源、８は抵抗で従来と
同一の回路を構成する。この回路の定電流源７とサイリ
スタ１のｐゲートとの間に抵抗９を接続するようにした
ものである。これを動作するにはサイリスタ１のアノー
ド２を、カソード３より高い電位に保ち、かつ、カソー
ド３側を駆動部電源端子４よシ低い方向に急激な電位変
動を力えると、この電源端子４から不動作状態にある定
電流源７を介し過渡電位かのぞき、過渡電流が流れる。
このとき、サイリスタ１のｐケ８−トとカソード間に初
期にかかる定電流源７からの過渡出力電圧は抵抗９と抵
抗８とによって分圧され放電初期電圧が低くなると同時
に、定電流源７からの過渡電流は抵抗９によつ゛て電流
制限をうけ１サイリスタ１のｐケ９−トに流入する誤動
作電流は減少する。このｐゲートに流入する誤動作電流
は、ＰＮＰ ）ランジスタ５からの過渡電流により駆動
されるＮＰＮ ）ランノスタ６のコレクタによって吸収
されサイリスタ１のｐケ９−トとカノート８間電圧力玉
、ＮＰＮ ）ランジスタロのコレクタとエミッタ間電圧
にクランプされるため、サイリスタ１のｄｖ／ｄｔによ
る誤動作がおさえられる０ このように、サイリスタ１のカソード側に、駆動電源端
子４より低い方向に急激な電位変動があったとき、抵抗
９によってサイリスタ１のｐゲートとカソード間電圧の
初期にかかる電圧は、抵抗９（Ｒ））と抵抗８ （Ｒ２
）とによって分圧され、抵抗９がない場合に比べ、Ｒ２
／（Ｒ１＋Ｒ２）に減衰するため、過渡現象が早く終了
するので、サイリスタ１のｄｖ／ｄｔ耐量が増加する。
期にかかる定電流源７からの過渡出力電圧は抵抗９と抵
抗８とによって分圧され放電初期電圧が低くなると同時
に、定電流源７からの過渡電流は抵抗９によつ゛て電流
制限をうけ１サイリスタ１のｐケ９−トに流入する誤動
作電流は減少する。このｐゲートに流入する誤動作電流
は、ＰＮＰ ）ランジスタ５からの過渡電流により駆動
されるＮＰＮ ）ランノスタ６のコレクタによって吸収
されサイリスタ１のｐケ９−トとカノート８間電圧力玉
、ＮＰＮ ）ランジスタロのコレクタとエミッタ間電圧
にクランプされるため、サイリスタ１のｄｖ／ｄｔによ
る誤動作がおさえられる０ このように、サイリスタ１のカソード側に、駆動電源端
子４より低い方向に急激な電位変動があったとき、抵抗
９によってサイリスタ１のｐゲートとカソード間電圧の
初期にかかる電圧は、抵抗９（Ｒ））と抵抗８ （Ｒ２
）とによって分圧され、抵抗９がない場合に比べ、Ｒ２
／（Ｒ１＋Ｒ２）に減衰するため、過渡現象が早く終了
するので、サイリスタ１のｄｖ／ｄｔ耐量が増加する。
また、サイリスク１のカソード側負荷が小さい場合には
過渡電流の制限がかからず、極めて大きな電流が流れる
が、抵抗９によって電流制限がかかるため、サイリスタ
１のｐケ゛−１・に流れ込む誤動作電流が減少するので
、サイリスク１のｄｖ／ｄｔ耐量が増加する。
過渡電流の制限がかからず、極めて大きな電流が流れる
が、抵抗９によって電流制限がかかるため、サイリスタ
１のｐケ゛−１・に流れ込む誤動作電流が減少するので
、サイリスク１のｄｖ／ｄｔ耐量が増加する。
（発明の効果）
以」二詳細に説明したように、本発明はサイリスクのｐ
ケ゛−ト駆動用定電流源と、ｐケ゛−トとの間に抵抗を
挿入しであるので、過渡電圧の分圧と、過渡電流の制限
がかかるため、ＮＰＮ ＋−ランノスタのコレクタ電流
が少なくてよく、サイリスクのｄｖ／ｄｔ ：１量が増
加する効果がある。従ってＴＤ交換機加入者回路のよう
な、元来大幅雑音の極めて多い回路に利用することがで
きる。
ケ゛−ト駆動用定電流源と、ｐケ゛−トとの間に抵抗を
挿入しであるので、過渡電圧の分圧と、過渡電流の制限
がかかるため、ＮＰＮ ＋−ランノスタのコレクタ電流
が少なくてよく、サイリスクのｄｖ／ｄｔ ：１量が増
加する効果がある。従ってＴＤ交換機加入者回路のよう
な、元来大幅雑音の極めて多い回路に利用することがで
きる。
第１図は従来のｄｖ／ｄｔ耐策を実施した電子スイッチ
回路図、第２図は本発明電子スイッチ回路の一実施例を
示す回路図である。 １°°°ザイリスタ、２・・・アノード、３・・・カソ
ード８．４・・・駆動部電源端子、５・・・ＰＮＰ ）
ランノスタ＼ ６・・・ＮＰＮ ）ランジスタ、７・・
・定電流源、８１９°゛°抵抗。 特許出願人 沖電気工業株式会社 第１図 Ｊ 第 ２ 図 手続補正書（目ｉ） ！ｌ、ｌ、’： ）Ｐ＋庁艮信 殿 １１１イ’ｌの人生 昭和５８４「 特 許 願第１１２８１４号２ 発明の
名称 電子スイッチ回路 ３ 袖ＩＦをする渚 事件との関係 特 許出 願 人 任 所（〒１０５）東京都港区虎ノ門１丁目７番１２月
名称（Ｕ３Ｏ）沖電気工業株式会刊 代表者 橋 本 南ｆｊ＋）男（他１名）４代ＰＩ】人 住 所（〒１０５） 東京都港区虎ノ門５丁目８番４号
６補１１の内容 別紙のとおり １、 明細宿第２頁第１７行目「定電流源７・・・」か
ら同第１８行目「この電位が残り、」を下記のＬ Ｊ′
−ｂ″＋ｌ亙する。 「定電流源７からの過渡電流が大きい場合、ＮＰＮ ｌ
・ランジスタロが飽和動作かできなくなっ／ことき、」 ２ 同第５頁第１７１行目「コレクタ電流が少なくてよ
く、」を「飽和動作峙のコレクタ電流が少なくてすみ、
」と補正する。 以」二
回路図、第２図は本発明電子スイッチ回路の一実施例を
示す回路図である。 １°°°ザイリスタ、２・・・アノード、３・・・カソ
ード８．４・・・駆動部電源端子、５・・・ＰＮＰ ）
ランノスタ＼ ６・・・ＮＰＮ ）ランジスタ、７・・
・定電流源、８１９°゛°抵抗。 特許出願人 沖電気工業株式会社 第１図 Ｊ 第 ２ 図 手続補正書（目ｉ） ！ｌ、ｌ、’： ）Ｐ＋庁艮信 殿 １１１イ’ｌの人生 昭和５８４「 特 許 願第１１２８１４号２ 発明の
名称 電子スイッチ回路 ３ 袖ＩＦをする渚 事件との関係 特 許出 願 人 任 所（〒１０５）東京都港区虎ノ門１丁目７番１２月
名称（Ｕ３Ｏ）沖電気工業株式会刊 代表者 橋 本 南ｆｊ＋）男（他１名）４代ＰＩ】人 住 所（〒１０５） 東京都港区虎ノ門５丁目８番４号
６補１１の内容 別紙のとおり １、 明細宿第２頁第１７行目「定電流源７・・・」か
ら同第１８行目「この電位が残り、」を下記のＬ Ｊ′
−ｂ″＋ｌ亙する。 「定電流源７からの過渡電流が大きい場合、ＮＰＮ ｌ
・ランジスタロが飽和動作かできなくなっ／ことき、」 ２ 同第５頁第１７１行目「コレクタ電流が少なくてよ
く、」を「飽和動作峙のコレクタ電流が少なくてすみ、
」と補正する。 以」二
Claims (1)
- サイリスタのｐゲートとカソードの間に、それソｈ コ
Ｌ／クタとエミッタを接続したＮＰＮ トランジスタと
、これに並列に抵抗を接続し、前記ＮＰＮ ）ランソス
タのベースと前記サイリスタのアノードにそれぞれコレ
クタとエミッタを接続し、ペースを開放にしたＰＮＰト
ランジスタと、前記サイリスタのｐゲートに定電流源を
接続した回路において、前記定電流源と前記サイリスク
のｐゲートとの間に抵抗を接続したことを特徴とする電
子スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11281483A JPS605624A (ja) | 1983-06-24 | 1983-06-24 | 電子スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11281483A JPS605624A (ja) | 1983-06-24 | 1983-06-24 | 電子スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS605624A true JPS605624A (ja) | 1985-01-12 |
| JPH0242249B2 JPH0242249B2 (ja) | 1990-09-21 |
Family
ID=14596193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11281483A Granted JPS605624A (ja) | 1983-06-24 | 1983-06-24 | 電子スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605624A (ja) |
-
1983
- 1983-06-24 JP JP11281483A patent/JPS605624A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0242249B2 (ja) | 1990-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02119169A (ja) | 保護回路 | |
| JPH0622321B2 (ja) | 振動減衰のためのスイツチング回路 | |
| JPS5889036A (ja) | 極性保護回路 | |
| JPS6155810B2 (ja) | ||
| JPS605624A (ja) | 電子スイツチ回路 | |
| JP3499578B2 (ja) | 半導体集積回路 | |
| JP2806050B2 (ja) | 電源回路 | |
| JPH05207647A (ja) | サージ吸収回路 | |
| EP0457737B1 (en) | MOS/BIP protection circuit | |
| JP3941619B2 (ja) | 静電保護回路及び半導体集積回路 | |
| JPS61167338A (ja) | 急速放電回路 | |
| JPS60139018A (ja) | スイッチングトランジスタの制御回路 | |
| KR950002453Y1 (ko) | 반도체 패드 보호소자 | |
| JPS605626A (ja) | 電子スイツチ回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS62216525A (ja) | インバ−タ用パワ−トランジスタのドライブ回路 | |
| JPS6173518A (ja) | 過電圧保護回路 | |
| JPS6342810B2 (ja) | ||
| JPH07106513A (ja) | 集積回路の出力保護回路 | |
| JPS6110317A (ja) | 半導体リレ− | |
| JPS6029007A (ja) | 出力回路 | |
| JPS58107920A (ja) | 定電圧電源回路の異常電圧保護装置 | |
| KR970025334A (ko) | 반도체 장치의 정전기 보호장치(An electrostatic discharge protecttion circuit of a semiconductor device) | |
| JPS5847887B2 (ja) | ヒセンケイインピ−ダンスカイロ | |
| JPH01231624A (ja) | 電子化ラインスイッチのサージ保護回路 |