JPS6057613B2 - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPS6057613B2 JPS6057613B2 JP5294279A JP5294279A JPS6057613B2 JP S6057613 B2 JPS6057613 B2 JP S6057613B2 JP 5294279 A JP5294279 A JP 5294279A JP 5294279 A JP5294279 A JP 5294279A JP S6057613 B2 JPS6057613 B2 JP S6057613B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- switch
- circuit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Feedback Control In General (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は入出力特性を改善した積分回路に関する。
従来の積分回路を第１図に示す。
１は入力端子、２は積分開始のためのスイッチ、３は積
分値リセットのためのスイッチ、４は反転増幅器、５は
出力端子、Ｒ、は積分用抵抗器、Ｒ。
分値リセットのためのスイッチ、４は反転増幅器、５は
出力端子、Ｒ、は積分用抵抗器、Ｒ。
はリセット用抵抗器、Ｃｌはコンデンサである。この場
合スイッチ２及び３を半導体アナログスイッチ（例えば
トランジスタ）に置換するとその電源電圧によつて積分
出力は制限を受ける。そのためその半導体アナログスイ
ッチの電源電圧士ＶＣｃ１よりも大きな積分出力電圧を
得たい場合には第２図の如き回路構成を要する。即ち６
は入力端子、７は半導体アナログスイッチで８は積分用
、９はリセット用であり、１０は反転増幅器、１１は同
相増幅器、１２は出力端子、Ｒ３は積分用抵抗器、Ｒ、
はリセット用抵抗器、Ｃ２は積分用コンデンサである。
そして半導体アナログスイッチ７及び反転増幅器１０に
は士Ｖｃｃｌを、一方同相増幅器１１には士ＶｃＣ２を
電源として印加する。±ＶＣＣ２は所望の出力電圧を得
るためＶＣＣＩより高く取つてあり、同相増幅器１１の
電圧利得は、Ｖｃｃ２／Ｖｃｌより大きく取ることによ
つて、この同相増幅器１１の方が反転増幅器１０よりも
早くクリップ（飽和）する様にしておく。この様な構成
にすると、出力１２が士Ｖｃｃ２Ａ）、内で所望の出力
値になつた時でも、反転増幅器１０の出力は依然として
±ＶｃＣｌ以内なので、半導体アナログスイッチ７が異
常な動作をすることはない。もし第１図の構成のままで
スイッチ２、３をアナログ化しただけでは反転増幅器４
の電源電圧を上げると、スイッチ３に高い電圧が印加さ
れて異常な動作をする。 従つて半導体アナログスイッ
チを用いた積分回路で、その半導体アナログスイッチの
電源電圧に制限があつて、しかもその電源電圧よりも高
い積分出力を得ようとする場合には、第２図の様に増幅
器１１を追加せざるを得ない。 本発明はこの様な増幅
器を追加することなく簡単な回路で構成し、しかも誤動
作を生じない前記の目的を良好に達成する積分回路の提
供にある。
合スイッチ２及び３を半導体アナログスイッチ（例えば
トランジスタ）に置換するとその電源電圧によつて積分
出力は制限を受ける。そのためその半導体アナログスイ
ッチの電源電圧士ＶＣｃ１よりも大きな積分出力電圧を
得たい場合には第２図の如き回路構成を要する。即ち６
は入力端子、７は半導体アナログスイッチで８は積分用
、９はリセット用であり、１０は反転増幅器、１１は同
相増幅器、１２は出力端子、Ｒ３は積分用抵抗器、Ｒ、
はリセット用抵抗器、Ｃ２は積分用コンデンサである。
そして半導体アナログスイッチ７及び反転増幅器１０に
は士Ｖｃｃｌを、一方同相増幅器１１には士ＶｃＣ２を
電源として印加する。±ＶＣＣ２は所望の出力電圧を得
るためＶＣＣＩより高く取つてあり、同相増幅器１１の
電圧利得は、Ｖｃｃ２／Ｖｃｌより大きく取ることによ
つて、この同相増幅器１１の方が反転増幅器１０よりも
早くクリップ（飽和）する様にしておく。この様な構成
にすると、出力１２が士Ｖｃｃ２Ａ）、内で所望の出力
値になつた時でも、反転増幅器１０の出力は依然として
±ＶｃＣｌ以内なので、半導体アナログスイッチ７が異
常な動作をすることはない。もし第１図の構成のままで
スイッチ２、３をアナログ化しただけでは反転増幅器４
の電源電圧を上げると、スイッチ３に高い電圧が印加さ
れて異常な動作をする。 従つて半導体アナログスイッ
チを用いた積分回路で、その半導体アナログスイッチの
電源電圧に制限があつて、しかもその電源電圧よりも高
い積分出力を得ようとする場合には、第２図の様に増幅
器１１を追加せざるを得ない。 本発明はこの様な増幅
器を追加することなく簡単な回路で構成し、しかも誤動
作を生じない前記の目的を良好に達成する積分回路の提
供にある。
即ち反転増幅器等の増幅器の出力端子から、コンデンサ
等のインピーダンスを通して反転入力端子・へ帰還する
積分回路において、その増幅器の出力を抵抗等で分割し
て反転入力端子へ帰還するとともにホールド時はその帰
還を阻止する、リセット回路を設けたものである。第３
図は本発明による回路例である。
等のインピーダンスを通して反転入力端子・へ帰還する
積分回路において、その増幅器の出力を抵抗等で分割し
て反転入力端子へ帰還するとともにホールド時はその帰
還を阻止する、リセット回路を設けたものである。第３
図は本発明による回路例である。
１３は被積分信号を積分回路に入力するための端子、１
４は積分開始用のスイッチ、１５は積分値をリセットす
るためのスイッチ、１６は開始スイッチ１４及びリセッ
トスイッチ１５が半導体アナログスイッチで構成されて
いることを示す。
４は積分開始用のスイッチ、１５は積分値をリセットす
るためのスイッチ、１６は開始スイッチ１４及びリセッ
トスイッチ１５が半導体アナログスイッチで構成されて
いることを示す。
１７は反転増幅器、１８は出力端子である。
Ｒ５は積分用抵抗器、Ｒ６及Ｒ７はリセット用埠抗器、
Ｃ３は増幅器１７の出力を反転入力に帰還する積分用コ
ンデンサである。反転増幅器１７に印加する電源電圧士
ＶＣＣ２は出力１８に所望の出力電圧を得るために、十
分大きく取る。
Ｃ３は増幅器１７の出力を反転入力に帰還する積分用コ
ンデンサである。反転増幅器１７に印加する電源電圧士
ＶＣＣ２は出力１８に所望の出力電圧を得るために、十
分大きく取る。
リセット用の信号は抵抗Ｒ６及びＲ，によつて分割して
増幅器の反転入力端子に帰還される。この様に分割して
帰還してもリセットの目的は十分達成される。しかも十
分大なる積分出力が増幅器から出力されても分割される
のでアナログスイッチの電源電圧が低くても異常動作を
生じな−い。ここでＲ６及びＲ７の分割比を、 になる様に選んでおくと最適な動作をする。
増幅器の反転入力端子に帰還される。この様に分割して
帰還してもリセットの目的は十分達成される。しかも十
分大なる積分出力が増幅器から出力されても分割される
のでアナログスイッチの電源電圧が低くても異常動作を
生じな−い。ここでＲ６及びＲ７の分割比を、 になる様に選んでおくと最適な動作をする。
この様に構成した積分回路は、出力端子１８における出
力電圧が、最大ＶＣＣ２にまでなつたとしても、抵植只
。及びＲ７の分割点にはＶＣＣｌ以下の電圧しか帰還さ
れないから、半導体アナログスイッチ１６が異常動作を
することもない。この回路実施例において素子の定数例
として、±■Ｃｃ＝±１２Ｖ，±■ＣＣ２＝±２４Ｖ，
Ｒ６＝４．７Ｋ，Ｒ７＝３．９Ｋ，Ｒ５＝１００ＫΩ，
Ｃ３＝４．７μＦを用いると極めて良好な結果を得た。
力電圧が、最大ＶＣＣ２にまでなつたとしても、抵植只
。及びＲ７の分割点にはＶＣＣｌ以下の電圧しか帰還さ
れないから、半導体アナログスイッチ１６が異常動作を
することもない。この回路実施例において素子の定数例
として、±■Ｃｃ＝±１２Ｖ，±■ＣＣ２＝±２４Ｖ，
Ｒ６＝４．７Ｋ，Ｒ７＝３．９Ｋ，Ｒ５＝１００ＫΩ，
Ｃ３＝４．７μＦを用いると極めて良好な結果を得た。
以上のように本発明は積分回路の出力を分割して積分値
リセットのための帰還させるのでリセットスイッチを半
導体アナログスイッチで構成しても、そのアナログスイ
ッチの電源電圧以上の積分出力を得ることができる。
リセットのための帰還させるのでリセットスイッチを半
導体アナログスイッチで構成しても、そのアナログスイ
ッチの電源電圧以上の積分出力を得ることができる。
第１，２図は従来の積分回路図、第３図は本発明による
積分回路図であり、図中、１７は増幅器、Ｒ５，Ｃ３は
積分素子、１５はリセットスイッチ、Ｒ６，Ｒ７はリセ
ット用分割抵抗である。
積分回路図であり、図中、１７は増幅器、Ｒ５，Ｃ３は
積分素子、１５はリセットスイッチ、Ｒ６，Ｒ７はリセ
ット用分割抵抗である。
Claims (1)
- １ コンデンサ等のインピーダンスを介して増幅器の出
力を反転入力に帰還して構成する積分回路において、更
にその増幅器の出力の分割出力をその増幅器の反転入力
に帰還するとともに、ホールド時はその帰還を阻止する
リセット回路を設けたことを特徴とする積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294279A JPS6057613B2 (ja) | 1979-04-28 | 1979-04-28 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294279A JPS6057613B2 (ja) | 1979-04-28 | 1979-04-28 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55146568A JPS55146568A (en) | 1980-11-14 |
| JPS6057613B2 true JPS6057613B2 (ja) | 1985-12-16 |
Family
ID=12928915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5294279A Expired JPS6057613B2 (ja) | 1979-04-28 | 1979-04-28 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057613B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109089A (en) * | 1980-12-26 | 1982-07-07 | Nec Corp | Initial value resetting circuit for operational amplifier |
-
1979
- 1979-04-28 JP JP5294279A patent/JPS6057613B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55146568A (en) | 1980-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3649926A (en) | Bias circuitry for a differential circuit utilizing complementary transistors | |
| US4446441A (en) | Transient noise free type amplifier circuit | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| JPS6057613B2 (ja) | 積分回路 | |
| JPH0525201B2 (ja) | ||
| JP4272053B2 (ja) | 非線形な特性のｃｍｏｓコンデンサを使用する線形増幅器 | |
| JPH0521445B2 (ja) | ||
| US3491306A (en) | Dc coupled amplifier with automatic gain control | |
| US3757143A (en) | Bistable controllable flip flop circuit bistable controllable flip flop circuit | |
| US3733558A (en) | Stable low current amplifier | |
| US4531100A (en) | Amplifier suitable for low supply voltage operation | |
| US4035738A (en) | Low noise amplifier | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| US5111159A (en) | Amplifier circuit with open-loop gain that can be varied with respect to closed-loop gain | |
| JPH0219648B2 (ja) | ||
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPS6122484B2 (ja) | ||
| JPH0451085B2 (ja) | ||
| JPS643365B2 (ja) | ||
| JPS606128B2 (ja) | 発振回路 | |
| JPS5897908A (ja) | 増幅器 | |
| JPS58208821A (ja) | 定電圧発生回路 | |
| JPS6161286B2 (ja) | ||
| JPH0454404B2 (ja) |