JPS6059302B2 - 多量の酸素を用いた反応性イオン食刻法 - Google Patents
多量の酸素を用いた反応性イオン食刻法Info
- Publication number
- JPS6059302B2 JPS6059302B2 JP57022205A JP2220582A JPS6059302B2 JP S6059302 B2 JPS6059302 B2 JP S6059302B2 JP 57022205 A JP57022205 A JP 57022205A JP 2220582 A JP2220582 A JP 2220582A JP S6059302 B2 JPS6059302 B2 JP S6059302B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- oxygen
- reactive ion
- mask
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
- H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6319—Formation by plasma treatments, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
- H10P50/694—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks
Landscapes
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】
〔本発明の分野〕
本発明は、シリコンの食刻の分野に関するものであり
、特に特定の範囲の酸素濃度を有する食刻ガスを用いて
シリコンの食刻及び同時に二酸化シリコン付着膜の形成
の両方を行なう方法に関するものである。
、特に特定の範囲の酸素濃度を有する食刻ガスを用いて
シリコンの食刻及び同時に二酸化シリコン付着膜の形成
の両方を行なう方法に関するものである。
食刻速度を促進するために、例えば５乃至２０％の濃
度の小さな割合の酸素を食刻ガスに加えることは、公知
である。
度の小さな割合の酸素を食刻ガスに加えることは、公知
である。
’’ＲＦＳｐｕｔｔｅｒ−ＥｔｃｈｉｎｇｂｙＦｌｕｏ
ｒｏ−Ｃｈｌｏｒｏ−ＨｙｄｒｏｃａｒｂｏｎＧａｓｅ
ｓ’’ｂｙＮ。Ｈｏｓｏｋａｗａ） Ｒ、Ｍａｔｓｕ２
ａｋｉａｎｄＴ、Ａｓａｍａｋｉ）Ｐｒｏｃ、６Ｕ１Ｉ
ｎｔｌ、ＶａｃｕｕｍＣｏｎｇｒ、１９７４、Ｊａｐａ
ｎｅｓｅＪ。 Ａｐｐｌ、Ｐｈｙｓ、Ｓｕｐｐｌ、２Ｐ
ａｒｔｌ、（１９７４）ｐ４３５〜４３８の出版物には
、フルオル、クロロ炭化水素のスパッタリング・ガスに
酸素を組合せる効果が報告されている。特に、この出版
物には、１２．５％までの酸素含有量について、ＣＣＩ
。Ｆ。に酸素を加えるとシリコン・ウェハの食刻速度が
どのように増加するかが述べられており、１２．５％の
酸素含有量を越えて酸素の濃度を増加すると、前記食刻
速度が減少することが示されている。より低い食刻速度
になることを除けば、同様の結果がｃｃｅ。ＦＣＣＩＦ
。に酸素を加えたものを用いても得られている。 その
出版物では、平らなシリコン・ウェハの全表面が使用さ
れている。
ｒｏ−Ｃｈｌｏｒｏ−ＨｙｄｒｏｃａｒｂｏｎＧａｓｅ
ｓ’’ｂｙＮ。Ｈｏｓｏｋａｗａ） Ｒ、Ｍａｔｓｕ２
ａｋｉａｎｄＴ、Ａｓａｍａｋｉ）Ｐｒｏｃ、６Ｕ１Ｉ
ｎｔｌ、ＶａｃｕｕｍＣｏｎｇｒ、１９７４、Ｊａｐａ
ｎｅｓｅＪ。 Ａｐｐｌ、Ｐｈｙｓ、Ｓｕｐｐｌ、２Ｐ
ａｒｔｌ、（１９７４）ｐ４３５〜４３８の出版物には
、フルオル、クロロ炭化水素のスパッタリング・ガスに
酸素を組合せる効果が報告されている。特に、この出版
物には、１２．５％までの酸素含有量について、ＣＣＩ
。Ｆ。に酸素を加えるとシリコン・ウェハの食刻速度が
どのように増加するかが述べられており、１２．５％の
酸素含有量を越えて酸素の濃度を増加すると、前記食刻
速度が減少することが示されている。より低い食刻速度
になることを除けば、同様の結果がｃｃｅ。ＦＣＣＩＦ
。に酸素を加えたものを用いても得られている。 その
出版物では、平らなシリコン・ウェハの全表面が使用さ
れている。
本発明は、シリコン・ウェハには食刻マスクを使用し、
そして食刻雰囲気中の使用される酸素濃度は、例えば、
ＣＣＩ。Ｆ。が４０％で酸素が６０％のように、１２．
５％を越える濃度である点で、上記出版物に示された先
行技術とは異なる。このような場合には、食刻プロセス
を続”けると、ＳｉＯ２が生成され、マスク上に付着さ
れ、そして食刻された領域の側壁上にも付着される。食
刻ガス中で酸素を使用することに関する他の先行技術と
しては、米国特許第３９８４３０１号がある。
そして食刻雰囲気中の使用される酸素濃度は、例えば、
ＣＣＩ。Ｆ。が４０％で酸素が６０％のように、１２．
５％を越える濃度である点で、上記出版物に示された先
行技術とは異なる。このような場合には、食刻プロセス
を続”けると、ＳｉＯ２が生成され、マスク上に付着さ
れ、そして食刻された領域の側壁上にも付着される。食
刻ガス中で酸素を使用することに関する他の先行技術と
しては、米国特許第３９８４３０１号がある。
この特許には、本質的に上記の出版物と同じ開示内容が
含まれ、マスクを組み込むことは行なわれていないし、
食刻された領域の側壁が結果として被覆されるような付
着も生じていない。このように従来は、シリコン基板の
反応性イオン食刻の雰囲気として、ＣＣ′２Ｆ２及びＣ
Ｃ′２ＦＣＣｅＦ２のようなフッ化ハロゲン化炭化水素
とともに酸素は、せいぜい１２．５％までしか用いられ
ていなかつた。従つて、多量の酸素を用いることによつ
ては、何ら利点がもたらされず、かえつて、悪い結果を
生じると考えられていた。〔本発明の概要〕 ところが、本発明者は、シリコン基板の反応性イオン食
刻の雰囲気としてフッ化ハロゲン化炭化水素とともに多
量の酸素を用いても、良好な結果を生じることを発見し
た。
含まれ、マスクを組み込むことは行なわれていないし、
食刻された領域の側壁が結果として被覆されるような付
着も生じていない。このように従来は、シリコン基板の
反応性イオン食刻の雰囲気として、ＣＣ′２Ｆ２及びＣ
Ｃ′２ＦＣＣｅＦ２のようなフッ化ハロゲン化炭化水素
とともに酸素は、せいぜい１２．５％までしか用いられ
ていなかつた。従つて、多量の酸素を用いることによつ
ては、何ら利点がもたらされず、かえつて、悪い結果を
生じると考えられていた。〔本発明の概要〕 ところが、本発明者は、シリコン基板の反応性イオン食
刻の雰囲気としてフッ化ハロゲン化炭化水素とともに多
量の酸素を用いても、良好な結果を生じることを発見し
た。
本発明は、このような発見に基づいてなされたものであ
り、本発明では、シリコン基板表面に、開口を有するマ
スク層を形成し、フッ化ハロゲン化炭化水素とともに酸
素を４０乃至８０％含む食刻雰囲気て開口を通して露出
された基板表面の部分を反応性イオン食刻する。
り、本発明では、シリコン基板表面に、開口を有するマ
スク層を形成し、フッ化ハロゲン化炭化水素とともに酸
素を４０乃至８０％含む食刻雰囲気て開口を通して露出
された基板表面の部分を反応性イオン食刻する。
このように反応性イオン食刻すると、食刻された部分の
側壁部には、その食刻により生じた二酸化シリコンが付
着される。このように、本発明によつて、多量の酸素を
用いるにもかかわらず、食刻が良好に行なわれ、しかも
食刻された部分の側壁部には二酸化シリコン．が付着さ
れて、アンダーカットのない良好な形状の凹所に食刻さ
れるという顕著な効果を奏する、多量の酸素を用いた反
応性イオン食刻法が達成されている。〔本発明の実施例
〕 第１図は、本発明の食刻法を実施するために用いられる
典型的な先行技術の装置を示す。
側壁部には、その食刻により生じた二酸化シリコンが付
着される。このように、本発明によつて、多量の酸素を
用いるにもかかわらず、食刻が良好に行なわれ、しかも
食刻された部分の側壁部には二酸化シリコン．が付着さ
れて、アンダーカットのない良好な形状の凹所に食刻さ
れるという顕著な効果を奏する、多量の酸素を用いた反
応性イオン食刻法が達成されている。〔本発明の実施例
〕 第１図は、本発明の食刻法を実施するために用いられる
典型的な先行技術の装置を示す。
第１図の反応性イオン食刻システムには、パイレックス
の観測窓１２を有する真空チェンバー１０が使用されて
いる。この真空チェンバー１０内には、接・地シールド
１６を有するＲＦ駆動電極１牡アルミニウム若しくはＳ
ｉＯ２のトップ・プレート１８及び穴をあけられた対向
電極２０が設けられている。第１図のシステムは、２５
ミリトールの典型的な圧力及び０．３ワット／Ｃ７ｌｌ
の電力て操作される。食刻される前の対象物２２の断面
図が、シリコン・ウェハ基板３０及びマスク３２を含ん
て第２図に示されている。二酸化シリコン若しくはフォ
トレジスト物質から構成されるマスク３２は、第２図で
は、フォトリソグラフィ若しくは他の通常の技術により
すでにパターン化されている。マスク３２の開口により
、食刻すべきシリコン基板３０の表面への接触が与えら
れ、例えば、深い凹所ノを形成することができる。マス
ク３２はまた、例えば、二酸化シリコン層の真下にポリ
シリコン層を有するような多層てあつても良い。第３図
では、凹所３６を形成するようにシリコンが食刻除去さ
れると同時に、その場所でのＳｉＯ２の付着が生じてい
る。
の観測窓１２を有する真空チェンバー１０が使用されて
いる。この真空チェンバー１０内には、接・地シールド
１６を有するＲＦ駆動電極１牡アルミニウム若しくはＳ
ｉＯ２のトップ・プレート１８及び穴をあけられた対向
電極２０が設けられている。第１図のシステムは、２５
ミリトールの典型的な圧力及び０．３ワット／Ｃ７ｌｌ
の電力て操作される。食刻される前の対象物２２の断面
図が、シリコン・ウェハ基板３０及びマスク３２を含ん
て第２図に示されている。二酸化シリコン若しくはフォ
トレジスト物質から構成されるマスク３２は、第２図で
は、フォトリソグラフィ若しくは他の通常の技術により
すでにパターン化されている。マスク３２の開口により
、食刻すべきシリコン基板３０の表面への接触が与えら
れ、例えば、深い凹所ノを形成することができる。マス
ク３２はまた、例えば、二酸化シリコン層の真下にポリ
シリコン層を有するような多層てあつても良い。第３図
では、凹所３６を形成するようにシリコンが食刻除去さ
れると同時に、その場所でのＳｉＯ２の付着が生じてい
る。
この例の食刻ガスは、４０％のＣｃｅ２Ｆ２及び６０％
の０２て構成されている。食刻ガス中の塩素はシリコン
と反応して例えばＳｊＣｆ４を形成し、シリコンは食刻
除去される。同時に、Ｓｉｃｅ４は０２と反応して、Ｓ
ｉＯ２＋２ｃｅ２、即ち二酸化シリコンと遊離塩素を生
じる。第３図に示されているように、ＳｉＯ２がマスク
上に付着し、そして食刻プロセスが続くときにＳｌＯ。
の成長が進行する。第４図及び第５図は、食刻された凹
所の側壁がどのように内張りされる即ちＳｉＯ２で被覆
されるようになるかを例示する、食刻及び付着のプロセ
スが続けられた結果を示す。４０％乃至８０％の酸素濃
度、好ましくはＣＣｅ２Ｆ２中に５０％乃至６０％の範
囲の酸素濃度を有する場合には、適切なＳｉＯ２の付着
及び食刻が起きることが観られた。
の０２て構成されている。食刻ガス中の塩素はシリコン
と反応して例えばＳｊＣｆ４を形成し、シリコンは食刻
除去される。同時に、Ｓｉｃｅ４は０２と反応して、Ｓ
ｉＯ２＋２ｃｅ２、即ち二酸化シリコンと遊離塩素を生
じる。第３図に示されているように、ＳｉＯ２がマスク
上に付着し、そして食刻プロセスが続くときにＳｌＯ。
の成長が進行する。第４図及び第５図は、食刻された凹
所の側壁がどのように内張りされる即ちＳｉＯ２で被覆
されるようになるかを例示する、食刻及び付着のプロセ
スが続けられた結果を示す。４０％乃至８０％の酸素濃
度、好ましくはＣＣｅ２Ｆ２中に５０％乃至６０％の範
囲の酸素濃度を有する場合には、適切なＳｉＯ２の付着
及び食刻が起きることが観られた。
ＣＣ′２Ｆ２ガスはまた、フレオン１２として当分野て
は知られている。ＣＣ′３Ｆ１（ＣＣｅ２Ｆ）２及びＣ
ｃｅ２ＦｃｃｅＦ２のような塩素を基にした他のガスも
また、不安定なハロゲン臭素及びノ和ゲン・ヨウ素を含
むガスのように、使用できる。もつぱらフッ化物で構成
された含ハロゲン炭素化合物は、非常に安定であるのて
、適切な反応物質ではない。凹所が食刻されるときに側
壁にＳｌＯ２を同時に形成することは、幾つかの利点を
もたらす。
は知られている。ＣＣ′３Ｆ１（ＣＣｅ２Ｆ）２及びＣ
ｃｅ２ＦｃｃｅＦ２のような塩素を基にした他のガスも
また、不安定なハロゲン臭素及びノ和ゲン・ヨウ素を含
むガスのように、使用できる。もつぱらフッ化物で構成
された含ハロゲン炭素化合物は、非常に安定であるのて
、適切な反応物質ではない。凹所が食刻されるときに側
壁にＳｌＯ２を同時に形成することは、幾つかの利点を
もたらす。
まず第１に、第３図かられかるように、マスク３２の上
にＳｊＯ２が積層される。これにより、食刻プロセス中
に積層されることになるので、構造体の上には最初は薄
い厚さのマスクを用いることができる。第２に、側壁に
おける食刻反応は、その上のＳｌＯ２層により禁止され
、それで食刻中の凹所は、より狭くなる。これは、凹所
の底部において食刻作用が活発に行なわれ、マスクによ
るアンダーカットを生じないことを意味する。もし、化
学気相付着によるＳｉＯ２で又はポリイミドのような他
の物質で凹所を後で再充填して、装置の分離領域を形成
するなら、マスクによるアンダーカットが生じない側壁
の形成は、有用である。第３に、垂直方向において、Ｓ
ｉＯ２が比較的厚くなるのて、このＳｌＯ２は、凹所の
底部を通してイオン注入するときのマスクとして働くこ
とがてきる。第４に、ＳｊＯ２は、垂直方向に加えて、
横方向にも厚さが増す。側壁でのこのＳｌＯ２の横方向
増加分は、装置の形成において、例えば、ＦＥＴのソー
ス／ドレイン用の強度の不純物注入をブロックするよう
に用いることができるし、そしてＳｌＯ２を除去後に、
ドレイン用の軽度の不純物注入を行うことができる。ガ
ス圧、電力及び酸素濃度を選択して、シリコンの食刻速
度に対しＳｌＯ２の種々の付着速度を提供し、これによ
つて凹所の側壁の傾斜を制御することができることに、
注意すべきである。
にＳｊＯ２が積層される。これにより、食刻プロセス中
に積層されることになるので、構造体の上には最初は薄
い厚さのマスクを用いることができる。第２に、側壁に
おける食刻反応は、その上のＳｌＯ２層により禁止され
、それで食刻中の凹所は、より狭くなる。これは、凹所
の底部において食刻作用が活発に行なわれ、マスクによ
るアンダーカットを生じないことを意味する。もし、化
学気相付着によるＳｉＯ２で又はポリイミドのような他
の物質で凹所を後で再充填して、装置の分離領域を形成
するなら、マスクによるアンダーカットが生じない側壁
の形成は、有用である。第３に、垂直方向において、Ｓ
ｉＯ２が比較的厚くなるのて、このＳｌＯ２は、凹所の
底部を通してイオン注入するときのマスクとして働くこ
とがてきる。第４に、ＳｊＯ２は、垂直方向に加えて、
横方向にも厚さが増す。側壁でのこのＳｌＯ２の横方向
増加分は、装置の形成において、例えば、ＦＥＴのソー
ス／ドレイン用の強度の不純物注入をブロックするよう
に用いることができるし、そしてＳｌＯ２を除去後に、
ドレイン用の軽度の不純物注入を行うことができる。ガ
ス圧、電力及び酸素濃度を選択して、シリコンの食刻速
度に対しＳｌＯ２の種々の付着速度を提供し、これによ
つて凹所の側壁の傾斜を制御することができることに、
注意すべきである。
第２図乃至第５図に示した実施例ては、２５トールの圧
力及び０．３ワット／Ｃｌｔの電力で、６０％の酸素が
得られた。ＳｉＯ２付着膜３４は、金属を含まないこと
がわかつた。
力及び０．３ワット／Ｃｌｔの電力で、６０％の酸素が
得られた。ＳｉＯ２付着膜３４は、金属を含まないこと
がわかつた。
それ故に、所望なら、ＳｉＯ２付着膜は、緩衝された叩
中での食刻により簡単に除去できる。以上述べたように
、シリコンの食刻と同時に、食刻される凹所の側壁のよ
うな食刻される領域の表面領域に沿つて、又は食刻マス
クの最上面上に二酸化シリコンの付着膜を形成する、新
規で有用なプロセスが開示された。
中での食刻により簡単に除去できる。以上述べたように
、シリコンの食刻と同時に、食刻される凹所の側壁のよ
うな食刻される領域の表面領域に沿つて、又は食刻マス
クの最上面上に二酸化シリコンの付着膜を形成する、新
規で有用なプロセスが開示された。
この方法には、シリコン基板の上に食刻マスクを用い、
そして塩素、臭素又はヨウ素を含む食刻ガスと組合せて
ある範囲の選択した濃度の酸素を用いる事が含まれる。
そして塩素、臭素又はヨウ素を含む食刻ガスと組合せて
ある範囲の選択した濃度の酸素を用いる事が含まれる。
第１図は、本発明の方法を実施するのに用いられる典型
的な先行技術の反応性イオン食刻システムの概略図てあ
る。 第２図乃至第５図は、本発明の同時に起こる食刻及び付
着のプロセスにおける連続するステップでのウェハ及び
マスクの概略的な断面図である。３０・・・・・シリコ
ン基板、３２・・・・・・マスク、３４・・・ＳｉＯ２
層、３６・・・・・・凹所。
的な先行技術の反応性イオン食刻システムの概略図てあ
る。 第２図乃至第５図は、本発明の同時に起こる食刻及び付
着のプロセスにおける連続するステップでのウェハ及び
マスクの概略的な断面図である。３０・・・・・シリコ
ン基板、３２・・・・・・マスク、３４・・・ＳｉＯ２
層、３６・・・・・・凹所。
Claims (1)
- １ シリコン基板表面に開口を有するマスク層を形成し
、フッ化ハロゲン化炭化水素とともに酸素を４０％乃至
８０％含む食刻雰囲気で上記開口を通して露出した上記
基板表面の部分を反応性イオン食刻すると同時に食刻さ
れたシリコン基板側壁に二酸化シリコン層を形成する反
応性イオン食刻法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26748381A | 1981-05-26 | 1981-05-26 | |
| US267483 | 1988-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57194257A JPS57194257A (en) | 1982-11-29 |
| JPS6059302B2 true JPS6059302B2 (ja) | 1985-12-24 |
Family
ID=23018975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57022205A Expired JPS6059302B2 (ja) | 1981-05-26 | 1982-02-16 | 多量の酸素を用いた反応性イオン食刻法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0066042A3 (ja) |
| JP (1) | JPS6059302B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4533430A (en) * | 1984-01-04 | 1985-08-06 | Advanced Micro Devices, Inc. | Process for forming slots having near vertical sidewalls at their upper extremities |
| JPS60165725A (ja) * | 1984-02-08 | 1985-08-28 | Toshiba Corp | ドライエツチング方法 |
| US4613400A (en) * | 1985-05-20 | 1986-09-23 | Applied Materials, Inc. | In-situ photoresist capping process for plasma etching |
| JPH079931B2 (ja) * | 1986-10-29 | 1995-02-01 | 日本電気株式会社 | 素子分離領域の形成方法 |
| DE3902701A1 (de) * | 1988-01-30 | 1989-08-10 | Toshiba Kawasaki Kk | Verfahren zur herstellung einer halbleiteranordnung |
| JP2007057997A (ja) * | 2005-08-26 | 2007-03-08 | Sanyo Electric Co Ltd | 蓋体を具えた電気機器 |
| JP2009231643A (ja) * | 2008-03-24 | 2009-10-08 | Casio Comput Co Ltd | 光感知素子及びフォトセンサ並びに表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3984301A (en) * | 1973-08-11 | 1976-10-05 | Nippon Electric Varian, Ltd. | Sputter-etching method employing fluorohalogenohydrocarbon etching gas and a planar electrode for a glow discharge |
-
1982
- 1982-02-16 JP JP57022205A patent/JPS6059302B2/ja not_active Expired
- 1982-03-04 EP EP82101676A patent/EP0066042A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0066042A2 (en) | 1982-12-08 |
| EP0066042A3 (en) | 1986-08-20 |
| JPS57194257A (en) | 1982-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6245684B1 (en) | Method of obtaining a rounded top trench corner for semiconductor trench etch applications | |
| US4919748A (en) | Method for tapered etching | |
| US6503842B2 (en) | Plasmaless dry contact cleaning method using interhalogen compounds | |
| US5269879A (en) | Method of etching vias without sputtering of underlying electrically conductive layer | |
| EP0008347B1 (en) | A method of etching a surface | |
| US6569773B1 (en) | Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine | |
| US4734157A (en) | Selective and anisotropic dry etching | |
| US6180533B1 (en) | Method for etching a trench having rounded top corners in a silicon substrate | |
| US4264409A (en) | Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide | |
| JPH0622218B2 (ja) | エッチング方法 | |
| US5100505A (en) | Process for etching semiconductor devices | |
| JPH06163478A (ja) | 半導体のドライエッチング方法 | |
| JP2002033313A (ja) | ディープ・トレンチ・シリコン・エッチングの反応性イオン・エッチング・ラグを低減する方法 | |
| JPS6059302B2 (ja) | 多量の酸素を用いた反応性イオン食刻法 | |
| JPS61500821A (ja) | デバイスの製造における無転移スロット分離のための方法 | |
| JPH05206404A (ja) | 基板内にトレンチ構造を形成する方法 | |
| JP3393637B2 (ja) | 半導体エッチング方法および半導体レーザ装置 | |
| JPS63292628A (ja) | 配向傾斜壁を形成する半導体エッチング方法 | |
| JPH0582636A (ja) | 反応性イオン・エツチング用緩衝マスク | |
| JP2874233B2 (ja) | ドライエッチング方法 | |
| US5509995A (en) | Process for anisotropically etching semiconductor material | |
| JPH0590225A (ja) | 半導体装置の製造方法 | |
| JPH0467777B2 (ja) | ||
| JP2998182B2 (ja) | ドライエッチング方法 | |
| JPH0353532A (ja) | 多層配線形成方法 |