JPS6059611B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は情報処理装置に関する。

複数のプロセッサがシステム制御部および主記憶装置を
共有し、外部に対してあたかも単一のプロセッサによる
情報処理装置（１つの処理受付窓口をもつ情報処理装置
）のように動作する方式を密結合マルチプロセッサ方式
という。

このような運用方式の情報処理装置が、あるプロセッサ
に障害が生じこのプロセッサによる処理の続行が不能に
なつた場合、従来装置においては、該プロセッサが障害
を起したときに処理中だつたジョブは放棄せざるを得な
い（その時点までに該プロセッサが行なつたこのジョブ
に対する作業が無駄になる）。

また、この時点で該プロセッサがシステムプログラム（
ＯＳ）の核の部分を実行中であつた場合には、各プロセ
ッサで共通に使用されるシステムデータが処理の途中で
中断されるため、その正しいことが保証てきなくなり、
システムダウンを起す。本発明の目的は上述の従来の欠
点を除去した情、報処理装置を提供することにある。本
発明の装置は、それぞれが自己に障害が生じた場合に予
め定めた条件に従い処理続行不能情報を外部に供給し外
部から供給される転送指令に応答して処理の続行に必要
な情報を外部に転送し外）部から供給される処理の続行
に必要な情報を転送格納することのてきる転送回路を有
しまた予め定めた転送開始命令を実行し外部へ起動を出
す複数の実行手段と、前記複数の実行手段により共通に
使用される主記憶装置と、前記複数の実行手段の５うち
の１つの第１の実行手段が発生する前記処理続行不能情
報の供給に応答してこの第１の実行手段から該実行手段
の処理続行に必要な情報を前記主記憶装置の予め定めた
アドレス領域に転送しかつ他の１つの第２の実行手段で
実行された前記転送開始命令に基づく前記起動に応答し
て前記主記憶装置の前記予め定めたアドレス領域から前
記第１の実行手段から転送した前記処理続行に必要な情
報を前記第２の実行手段に転送格納するシステム制御手
段を含んでいる。

次に本発明を図面を参照して詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。参
照数字１は第１のプロセッサ（以後ＣＰＵｌ）を示し、
これは第２のプロセッサ２（以篠ＱＰＵ２）と共に、シ
ステム制御部３および主記憶装置４を共有して密結合マ
ルチプロセッサ方式として動作する。前記ＣＰＵｌまた
はＣＰＵ２において、ある命令が実行された結果エラー
が検出されると、装備されているハードウェアにより第
２図で示すフローチャートに従つてその命令の再試行が
行なわれる。

すなわち、まずエラー（例えばパリテイエラー）が検出
されると、各レジスタ類の、該命令実行前の状態が復元
される（この復元が可能なようにハードウェアが装備さ
れている）。

そして該命令が再試行され、結果にエラーが検出される
か否かチェックされる。成功の場合（エラーが検出され
ない場合）には次の命令の実行に移るが、不成功の場合
（エラーが検出される場合）には第２図のフローチャー
トにしたがつて予め定めた回数Ｎ回の再試行を繰り返し
、それても不成功の場合には該命令実行前の初期状態を
復元して、該ＣＰＵ、から処理続行不能情報が前記シス
テム制御部３に通報される。今、ＣＰＵｌが上述の障害
を起したものとして以下の説明を続ける。

第３図は各ＣＰＵとシステム制御部３との間のｊ更に詳
細な接続を示すブロック図である。

さて、前述のＣＰＵｌの障害はＣＰＵｌに含まれるエラ
ー検出回路１０によつて検出され、前記処理続行不能情
報が障害報告ライン１１を介して前記システム制御部３
に供給され、割込を起す。

こ４の割込みを受け付けると前記制御部３は、該割込み
を起したＣＰＵ（現在の例てはＣＰＵｌ）に対する正常
動作／スキャン動作指示ライン１２を介してスキャン動
作（転送指令）を指示する。各ＣＰＵの機能回路１３に
は各処理の段階のデータを格納するための多くのレジス
タ類が含まれているが、これらの各レジスタ類の各ビッ
トはそれぞれフリップフロップ（Ｆ／Ｆ）により構成さ
れている。そこでこれらのうちの予め定めたＦ／Ｆを用
いて前記スキャン動作指示に応じて、縦続に接続されク
ロックによりシフトされるシフトレジスタとして動作す
るようなスキャン回路（転送回路）１４を構成しておく
。すなわち、前記動作指フ示ライン１２が正常動作を指
示している場合には、これらのＦ／Ｆは前記回路１３か
らの制御に従つてそれぞれ独立に１ビット分のデータの
書込み読出しができるＦ／Ｆとして動作するが、前記動
作指示ライン１２がスキャン動作を指示する場ｊ合には
、縦続に接続されてシフトレジスタとして動作し、これ
らのＦ／Ｆに格納されている６′ｒ′，６６０Ｆのデー
タはスキャンアウト線１５を介してつぎつぎに前記制御
部３の中の移送用シフトレジスタ１７にシフトインされ
る。こうして、１ワード分のデータ（例えば６４ビット
分）が前記移送用シフトレジスタ１７にシフトインされ
ると、制御部３はこの１ワード分のデータを前記記憶装
置４の予め定めたアドレスに並列に移送して格納する。
これがすむと、さらに次の１ワード分のデータをシフト
インして並列に移送し、次のアドレスに格納するという
方法を用いて前記障害を起したＣＰＵｌの処理の続行に
必要な予へ定めたすべてのレジスタの内容を前記主記憶
装置４の予め定めたアドレス領域に移送格納する。始め
に述べたように、これらのＦ／Ｆの内容は、ある命令に
よつてエラーが発生した場合に、該命令を実行する前の
状態に復元した内容としているので、こうして主記憶装
置４に格納された前記データは、前記ＣＰＵｌが行なつ
ていたジョブを前記障害を起した命令から継続して実行
するのに必要なすべての正しい情報を含んでいる。さて
、ＣＰＵｌから前記処理続行不能の割込みを受けたシス
テム制御部３は、上記の処理とともに、ＣＰＵ２に対し
て外部装置障害割込みライン１８を介してＣＰＵ２（以
下の説明において第３図のＣＰＵはＣＰＵ２を示すもの
とする）に割り込み、ＣＰＵｌが障害をおこしたために
その中断されたジョブを替つて継続すべきことを指令す
る。

この割込みを受け付けると、ＣＰＵ２は該割込ルーチン
において処理すべき障害があることを示す障害処理フラ
グをたて、該割込みルーチンから、いつたん、現在実行
中のプログラムに戻る。そして現在実行中のプログラム
の処理が一段落した所（これをどこにするかは現在実行
中のプログラムの優先度および障害を起したプログラム
の優先度等によつて異なるが、いずれにしても、現在実
行中のプログラムで使用しているレジスタの内容がすべ
て処理済みとなり結果が主記憶装置その他に全部格納済
みとなつた状態）て、前記障害処理フラグに応じて予め
定めてあるスキャン開始命令（ＳＷＡＰＡＮＤＳＴＡＲ
Ｔ，転送開始命令、以後Ｓ−Ｓ）を実行する。ＣＰＵ２
において、この命令が実行されるべく命令コードレジス
タ１９に格納されると、デコーダ２０により解読され、
その結果、前記Ｓ−Ｓを実行したという報告が、スキャ
ン開始命令（転送開始命令）実行報告ライン２１を介し
て前記システム制御部３に供給され割込みを起す。この
割込みを受付けると、前記制御部３は主記憶装置４の前
記ＣＰＵｌのレジスタの内容を格納した最初のアドレス
から１ワードのデータ（この例では６４ビットデータ）
を並列に読み出して前記移送用シフトレジスタ１７に格
納する。

そしてこのシフトレジスタ１７のシフトアウト出力ＣＰ
Ｕ２に対するスキャンイン線１６に接続し、かつＣＰＵ
２に対する正常動作／スキャン動作指示ライン１２をス
キャン動作指示（転送指令）として、前記シフトレジス
タ１７の内容をＣＰＵ２の機能回路１３に付随するスキ
ャン回路（転送回路）１４にシフトインする。こうして
この１ワード分のシフトがすむと次に主記憶装置の次の
アドレスから１ワード分のデータを前記移送用シフトレ
ジスタ１７に並列に読み出しそれを直列にシフトすると
いう処理により、結局、前記ＣＰＵｌが障害を起すすぐ
前の、処理の続行に必要なすべての必要なレジスタの内
容を、ＣＰＵ２の対応するレジスタの内容として再現す
ることができる。これがすむと制御部３は前記動作指示
ライン１２を正常動作に切替える。かくしてＣＰＵ２は
前記ＣＰＵｌが中断したジョブを、前記エラーを起した
命令の実行から引きつぎ、あたかもＣＰＵｌが障害を起
さずにそのままジョブを実行したのと同様な結果を得る
ことができる。

ＣＰＵｌが障害を起したあとの処理は、ＣＰＵｌが処理
を行なわなくなるので処理能力はそれだけ小さくなるが
、このような障害処理の過渡期間を通じても、外部に対
しては何等本質的な支障なく処理を続行することができ
る。

なお、以上の実施例においては、２つのＣＰＵの場合に
ついて説明したが、さらに多数のＣＰＵを含む場合にも
、同様に本発明を適用することができる。

この場合に、あるＣＰＵから処理続行不能情報を受けた
システム制御部は予めきめた順序に従つて外部装置障害
情報を別のあるＣＰＵに与えるか、またはその時点で各
ＣＰＵが実行しているジョブの優先度に応じて定まる特
定のＣＰＵに外部装置障害情報を与えるか、または障害
を起したＣＰＵ以外のすべてのＣＰＵに外部装置障害情
報を供給し最初にスキャン開始命令実行報告をしたＣＰ
Ｕに該ジョブの続行を依託するかに従つて種々の救援形
式をとることができる。また、以上の実施例においては
、外部装置障害情報はシステム制御部から供給されるよ
うな構成をとつたが、このかわりに、障害を起したＣＰ
Ｕが発する処理続行不能情報を外部装置障害情報として
直接他のＣＰＵに供給するという構成にしてもよい。

また、本実施例においては予め定めた処理続行に必要な
すべてのフリップフロップを１列のシフトレジスタに接
続して使用したが、勿論複数のループをもつシフトレジ
スタとして使用することもｌできる。

また、このようなンフトレジスタ形式をとらずに、一般
に通常の動作用とは別に保守用として設けられている各
レジスタに対する内容の書込み読出しを行なう回路を用
いて、処理の続行に必要な・データの転送を行うことも
できる。

また、処理の続行に必要なデータとして、本実施例にお
いては、エラーを起した命令が実行される前の各レジス
タの内容を復元し、該命令と無関係に予め定めたレジス
タの内容を転送するという）構成をとつたが、このかわ
りに、エラー検出時の各レジスタの内容の中から必要な
該命令の実行前に相当するデータ（従つて実行された命
令により異なる）を集めて転送するという構成をとるこ
ともできる。

以上のように本発明を用いることによつて、密結合マル
チプロセッサ方式の中のあるプロセッサに障害を生じた
場合、従来装置にみられるようなジョブの放棄やシステ
ムダウンを起すことなく処理の続行を可能にする装置を
提供することができる。

これによりシステムの信頼性の向上を達成できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
プロセッサが処理続行不能情報を発生する場合のアルゴ
リズムを示す図および第３図は前記第１図の一部をさら
に詳細に説明するブロック図である。 第１図および第３図において、１・・・・・・第１のプ
ロセッサ（実行手段）、２・・・第２のプロセッサ（実
行手段）、３・・・・・ウステム制御部、４・・・・・
・主記憶装置、１０・・・・・・エラー検出回路、１１
・・・・・・障害報告ライン、１２・・・・・正常動作
／スキャン動作指示ライン、１３・・・・・・機能回路
、１４・・・・・スキャン回路（転送回路）、１５・・
・・・スキャンアウト線、１６・・・・・スキャンイン
線、１７・・・・・・移送用シフトレジスタ、１８・・
・・・外部装置障害割込みライン、１９・・・・・命令
コードレジスタ、２０・・・・・命令デコーダ、２１・
・・・スキャン開始命令（転送開始命令）実行報告ライ
ン。

Claims (1)

【特許請求の範囲】
1. １ それぞれが自己に障害が生じた場合に予め定めた条
   件に従い処理続行不能情報を外部に供給し外部から供給
   される転送指令に応答して処理の続行に必要な情報を外
   部に転送し外部から供給される処理の続行に必要な情報
   を転送格納することのできる転送回路を有しまた予め定
   めた転送開始命令を実行し外部へ起動を出す複数の実行
   手段と、前記複数の実行手段により共通に使用される主
   記憶装置と、前記複数の実行手段のうちの１つの第１の
   実行手段が発生する前記処理続行不能情報に供給に応答
   してこの第１の実行手段から該実行手段の処理続行に必
   要な情報を前記主記憶装置の予め定めたアドレス領域に
   転送しかつ他の１つの第２の実行手段で実行された前記
   転送開始命令に基づく前記起動に応答して前記主記憶装
   置の前記予め定めたアドレス領域から前記第１の実行手
   段から転送した前記処理続行に必要な情報を前記第２の
   実行手段に転送格納するシステム制御手段を含むことを
   特徴とする情報処理装置。