JPS6059617B2 - 割込みコ−ドの正当性チエツク方式 - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、データ転送に際して出される割込みコードの
正当性をチェックする方式に関する。

技術の背景ＣＰＵなどの上位装置へデータストアつまり
メモリヘの書込み、７エッチ即ちメモリからの読出しな
どの処理要求（リクエスト）を上げる場合、処理要求の
内容には各種あるのでその処理内容の詳細を割込みコー
ド（ＰＳＡパターン）に反映させるようにしている。

例えばＢＭＣオペレーションの場合データ転送の単位は
１６／ゞイトであり、リードはｌｆｙゞイト・フエツチ
・ミドル、同ラースト、同ファーストがあり、ライトに
は１６／ゞイト・ストア、ミドル・フオワード、スキッ
プ、同ファーストまたはラーストで・・・・・・等があ
る。

１６バイト・フエツチ・ミドル（Ｍｌｄｄｌｅ）は上位
装置が必す１６／ゞイト転送しそしてデータアドレスが
１６／ゞイトバウンダリに揃つているからその侭書込ん
でＯＫを意味し、同ラースト （Ｌａｅｓ）はこのフエ
ツチ終了でバイトカウントは零になるはずであり次にチ
ェーンデータフラグが立つているなら直ちにチェーンデ
ータに移れを意味し、同ファースト （Ｆｉｒｓｔ）は
バウンダリが揃つているか否か（データアドレスが何処
から始まるか）分らないのでフロントエンドのレングス
カウンタの値にパートカウントを更新せよを意味する。

従つてバイトカウントはミドルなら１６／ゞイト更新、
ラーストなら０にクリヤ、ファーストならレングスカウ
ンタの値に更新、となる。これらの各種処理内容を指示
すべくＰＳＡパターンは、複数ビットからなつてそのビ
ットパターンが各ケースに対応したものとされる。なお
ＰＳＡとはピコストーレッジアドレスのことで、水平、
垂直両ブロックの後者を指す。従来技術と問題点 か、るＰＳＡパターンはカウンタ、コン′゛「−′・な
どの各種回路からの信号に基すいて作成されるが、エラ
ーチェックはパリテイチェック程度であり、正確で誤り
は全くないかについての保証が充分でない。

一方、この信号は上述のように処理内容を指示する重要
な機能を持つている。・発明の目的 本発明はかゝる点を改善し、パリテイ以外に別途ＰＳＡ
パターンの正誤をチェックして信頼性を向上させように
するものである。

発明の構成 本発明はデータ転送要求に際して発せられる割込み信号
に当該データがブロック転送の最初、中間、最後のいず
れかを含む要求内容の詳細を示す情報を付与してなる割
込みコードの正当性チェック方式において、送／受信す
るデータのバイト数をセットされる下位装置のバイトカ
ウントレジスタの内容を上位装置がチェックして当該内
容が割込みコードと矛盾がないかを検査することを特徴
とするが、次に図面を参照しながらこれを説明する。

発明の実施例 第１図はチャネルの主としてＰＳＡパターン発生部を示
し、Ｂ１は上位装置からのバスで、上位装置からチャネ
ルへの書込みデータはこのバスを通して送られてくる。

Ｂ２は上位装置へのバスで、上位装置への送信データは
このバスを通して送られる。図ではバスＢ２は送信バッ
ファ１０のデータのみを送るように示しているが、実際
にはマルチプレクサＭＰＸがあつてレジスタＨ℃、同２
４などのデータも送る。バッファ１０は本例では４バイ
トのレジスタ４個からなり、データが最後のアドレス１
５まで書込まれると、（必らずしも一杯に詰つたという
ことではない）リクエストを上げて（レジスタ３６から
ＰＳＡパターンが送出される）上位装置にデータを読取
らせる。このとき転一送データ量はレジスタＬＢＣに書
込まれているので、上位装置はこれを見てデータ量を知
る。３６はデータバッファで１２８バイト程度の容量を
持ち、そして書込み用及び読取り用アドレスカウンタＭ
ＳＡ及び１０Ａを備えて、リードでＩ／Ｏデ．ータが送
られてくるとこれを格納しそれに伴なつてカウンタ１０
Ａを更新し、またバツフイ１０へデータを移す毎にカウ
ンタＭＳＡを更新する。

次にＤＡＢはアドレス格納レジスタである。即ち本装置
ではメモリとのインタフェースは４バイ．卜単位になつ
ており、上位装置への書込みは４バイトずつのパーシャ
ルライトとなるが、レジスタＤＡＢはアライメントのた
めにこの４バイトデータ群の最初のアドレスをセットさ
れる。これは、上位装置からのデータをバッファのどの
アドレスーから書込み始めるべきかの指示にも供される
。ＬＢＣはバイトカウントＢＣの下位４ビットをセット
されるレジスタ、２４はバイトカウントの下位７ビット
をセットされるレジスタである。ＭＸＣならバイトカウ
ント値が最初にセットされ、最初から詰めるなら１６の
ポジションを指している。そしてＩ／Ｏがデータを送つ
てきて１６／くイトになるとデータ不要の応答をする。
ＣＰＵに対しては、１６／〈イトに満たない状態で一致
したときはリクエストを出しＥａｓｔであるからその処
理をするように通知する。２６，２８もレジスタて最初
は０をセットされ、バッファ３６でデータが入出力され
る毎に更新されて書込み先アドレス１０Ａ，読取扉り先
アドレスＭＳＡを出力する。

２０，２２もレジスタでバイトカウントが１Ｇ１２８以
下になつたら出力を生ずる。

入出力装置１／０からデータがバッファ３６に書込まれ
る毎に１０Ａはインクリメントされ、ＭＳＡとの間に差
が生じる。

こ）でバッファ３６はデータをバッファ１０へ移し、そ
のアドレスカウンタＭＳＡを更新する。バッファ１０で
はデータが４×４バイト詰まるとリクエストを上げ、４
バイトずつ４回読取りを行なわせる。読取り終了でバイ
トカウントレジスタＬＢＣを零クリアさせ（ＬＢＣには
バッファ１０内のバイト数が書込まれている）、−サイ
クル終了となる。バッファ３６に引続きＩ／０データが
書込まれ、１０ＡとＭＳＡに差が生じるとバッファ１０
へ書込みが再開され、上述の動作が繰り返される。レジ
スタＤＡＢは、バッファ３６からバッファ１０へ格納さ
れるＩ／Ｏデータのアドレスをセットされるが、バッフ
ァ１０のアドレス数は本例では１６であるので、レジス
タＤＡＢは４ビットを有し、これらで該アドレス１つを
示す。

書込みが行なわれる毎にＤＡＢは＋１されるが、逆に詰
めて行く（デクレメント）場合は−１される。演算器３
２などは回路３４てＰＳＡパターンを発生するための情
報を提供するものである。

ＰＳＡパターンは本例では８ビットからなり、その各ビ
ットはＭＸＣかＢＭＣか、ＤＥＣかＦＯＷＲＤか、ＲＥ
ＡＤかＷＲｌＴＥか、ＳＫＩＰか、ＬＡＳＴか、ＦＩＲ
ＴＳかなどからなる。ＭＸＣならデータは４バイト転送
、ＢＭＣなら１６バイト転送であるが、これらはプリン
ト板により定まるので、回路３４へは固定情報として入
力しておく。ＤＥＣ／ＦＣＷＲＤはバッファ１０へのＩ
／０データ詰め込み方向を示しており、ＦＯＷＲＤなら
信号１ＮＣがＨ（ハイ）レベルとなる（ＹＥＳはＨレベ
ルとして）。回路３４へはＲＥＡＤ，ＳＫＩＰでＨとな
る信号も入力する。レジスタ２０はバイトカウントが１
６／くイト以下になると信号を回路３４へ送るが、これ
はデータ転送が終りに近い、例えばＢＭＣならせいぜい
後１回のリクエストで終了することを示す。演算回路３
２はレジスタＤＡＢと■℃の内容の加算を行ない、キャ
リーが出ればそれを回路３４への入力信号とする。デー
タアドレスが０つまりＤＡＢが０１バイトカウントが１
６であるとＬＢＣはＯで、キャリーは出ない。この場合
は４回のデータ転送従つて１回のサイクルスチールで送
れ切れ、ＬＳＡＴとなるケースである。これに対しデー
タアドレスが２従つてＤＡＢ内容は００１０１バイトカ
ウントは１５従つてＬＢＣは１１１１とすると、この場
合はキャリーが出る。つまりデータアドレスが２でそれ
により１５／くイト送ると第２図ａに示すようにバウン
ダリイを越え（従つて２回のサイクルスチールを要する
）るが、キャリーはこのバウンダリーを越えることを示
している。この場合最初のリクエストはＬＡＳＴ（７）
ＰＳＡパターソであつてはならず、ファーストかミドル
のそれとなる。キャリーは出るが、バウンダリーは越え
ないというケースもあり、データアドレスが２、バイト
カウントが１４などがその例である。

これを第２図ｂに示す。この場合のＰＳＡはＬＡＳすべ
きであり、この処理は別途行なう。１／０ライトのとき
レジスタＬＢＣへは上位装置から要求するデータのバイ
ト数を書くが、インバータ１４などはこの処理に関する
。

例えばデータアドレスが２のとき１４バイト転送させる
とバッファはバウンダリ−ー杯につまるからＨ℃へは１
４と書くとよいが、これはデータアドレスの２つまり０
０１０を５インバータ１４て反転して１１０１とし、そ
れに＋１して１１１０として作る。この１１１０つまり
１４はレジスタＬＢＣの入側のマルチプレクサを介して
該レジスタＬＢＣへ書込まれる。コンベア３０は１０Ａ
，ＭＳＡ，ＥＮＤ１およびバイトカウントが１２８以上
のとき出力するレジスタ２２の出力を受け１０Ａ＝ＭＳ
Ａ即ちバッファ３６が空のとき、あるいはレジスタ２２
が出力している従つてバイトカウントは１２８以下（バ
ッファ３６の容量以下）でＥＮＤ＝ＭＳＡのときつまり
バッファ３６の読出しアドレスが最後まで行つたとき出
力を生じ、これを回路３４へ加える。Ｉ／Ｏからステー
タスインつまり打切り情報が上る場合があるが、この場
合はバッファ内のデータは全て上位装置へ送つてしまう
必要があるが、コンパレータ３０の１０Ａ＝ＭＳＡの信
号はこの場合のリクエストのトリガに用い、またＥＮＤ
＝ＭＳＡはまだ終るデータがあるのか否か従つてＰＳＡ
パターンのＬＡＳＴ，Ｍｉｄｄｌｅなどをどれにするか
の決定に使用する。回路３４は上記の如き諸信号を受入
れてＰＳＡパターンを発生し、それにパリテイビットＰ
を付加し、サイクルスチールのときそれを上位装置へ送
る。

このＰＳＡパターンの正誤は正確には回路３４への全人
力信号をチェックして行なうことになるが、上位装置側
で容易に入手できるかという問題もあり、厄介である。
３そこで簡単にはレジスタＬＢＣの内容をチェックする
のがよい。

マイクロプログラムによりこのレジスタＬＢＣの内容を
読み出し、それがＰＳＡパターンと比べて妥当かを調べ
る。例えばＭｉｄｄｌｅならＨ℃の内容が１６従つて０
０００のとき出されるはすなのでＬＢＣが００００かを
調べる。またＬａｓｔなら、（１）ＬＢＣ＝０ならサブ
チャンネルの残りのバイトカウント値より１６を引いた
結果が０となるはす、また（２）ＬＢＣ≠０ならサブチ
ャンネルの残りのバイトカウント値よりＬＢＣの値を引
いた結果が０となるはず、つまり後はない、はずてある
からか）る操作をして（ＡＣＷの？−Ｈ℃を行なう）０
になるかをチエノツクし、矛盾がないかを見る。なおＦ
ｉｒｓｔについてはＬＢＣでは分らない。か）るものに
ついては従来方式と同様、パリテイでチェックする。発
明の効果以上説明したように本発明によればＰＳＡバタ
ー７ンの正誤をパリテイ以外に一層確実にチェックする
ことができ、システムの信頼性向上に寄与することがで
きる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は動
作説明用の図てある。 図面で３４は割込みコード発生回路、ＬＢＣはバイトカ
ウントレジスタである。

Claims (1)

【特許請求の範囲】
1. １ データ転送要求に際して発せられる割込み信号に当
   該データがブロック転送の最初、中間、最後のいずれか
   を含む要求内容の詳細を示す情報を付与してなる割込み
   コードの正当性チェック方式において、送／受信するデ
   ータのバイト数をセットされる下位装置のバイトカウン
   トレジスタの内容を上位装置がチェックして当該内容が
   割込みコードと矛盾がないかを検査することを特徴とす
   る割込みコードの正当性チェック方式。