JPS6060770A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS6060770A JPS6060770A JP58169659A JP16965983A JPS6060770A JP S6060770 A JPS6060770 A JP S6060770A JP 58169659 A JP58169659 A JP 58169659A JP 16965983 A JP16965983 A JP 16965983A JP S6060770 A JPS6060770 A JP S6060770A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film
- silicon oxide
- nitride film
- bonds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＭＯＮＯ３（金属−酸化シリコン膜−窒化シリ
コン膜−酸化シリコン膜−半導体）型の電界効果トラン
ジスタからなる半導体記憶装置における不揮発性能、特
に記憶保持特性のすぐれた高性能の半導体記憶装置の構
造に関するものである。
コン膜−酸化シリコン膜−半導体）型の電界効果トラン
ジスタからなる半導体記憶装置における不揮発性能、特
に記憶保持特性のすぐれた高性能の半導体記憶装置の構
造に関するものである。
従来例の構成とその問題点
従来、半導体記憶装置の１つとしてトンネリング媒体と
なりうる薄い酸化シリコン膜上に他の絶縁膜、たとえば
窒化シリコン膜を成長させ、その上に金属電極を形成し
たＭＮＯＳ構造の電界効果型半導体記憶装置が知られて
いる。近年、このＭＮＯ３型半導体記憶装置のプログラ
ム電圧の低電圧化を実現するために、窒化シリコン膜−
酸化シリコン脱より力るゲート絶縁膜のうち窒化シリコ
ン膜を薄膜化すると同時に、この窒化シリコン膜の表面
を熱酸化して薄い酸化シリコン膜を形成したもの、すな
わち、前記窒化シリコン膜上にも酸化シリコン膜を有す
るＭＯＮＯ３（金属−酸化シ１ノコン膜−窒化シリコン
膜−酸化シリコン膜−半導体）構造の半導体４記憶装置
が知られている。
なりうる薄い酸化シリコン膜上に他の絶縁膜、たとえば
窒化シリコン膜を成長させ、その上に金属電極を形成し
たＭＮＯＳ構造の電界効果型半導体記憶装置が知られて
いる。近年、このＭＮＯ３型半導体記憶装置のプログラ
ム電圧の低電圧化を実現するために、窒化シリコン膜−
酸化シリコン脱より力るゲート絶縁膜のうち窒化シリコ
ン膜を薄膜化すると同時に、この窒化シリコン膜の表面
を熱酸化して薄い酸化シリコン膜を形成したもの、すな
わち、前記窒化シリコン膜上にも酸化シリコン膜を有す
るＭＯＮＯ３（金属−酸化シ１ノコン膜−窒化シリコン
膜−酸化シリコン膜−半導体）構造の半導体４記憶装置
が知られている。
しかしながら、ＭＯＮＯ３構造においては、窒化７リコ
ン膜を熱酸化する際に、通常９００’Ｃ以上の高温を必
要とするので、この過程で窒化シリコンの膜質の変化が
起こり、メモリ特性、特に記憶保持特性の悪化をまねく
問題点を有していた。
ン膜を熱酸化する際に、通常９００’Ｃ以上の高温を必
要とするので、この過程で窒化シリコンの膜質の変化が
起こり、メモリ特性、特に記憶保持特性の悪化をまねく
問題点を有していた。
ＭＯＮＯ３型の半導体記憶装置は、従来のＭＮＯＳ型の
半導体記憶装置と同様、窒化シリコン膜と半導体側の極
薄の酸化シリコン膜の界面、又は窒化／リコン膜バルク
中に分布するトラップに、半導体側から極薄の酸化シリ
コン膜を介して行なわれる電荷のトンネリング注入と、
その蓄積によりトランジスタのしきい値電圧（ｖｔ ｈ
）を変化させ、情報を記憶させるものであり、その記
憶保持特性の確保が最大の課題であり、窒化シリコン膜
上を熱酸化する場合の記憶保持特性の悪化は、実用上の
最大の問題となっていた。
半導体記憶装置と同様、窒化シリコン膜と半導体側の極
薄の酸化シリコン膜の界面、又は窒化／リコン膜バルク
中に分布するトラップに、半導体側から極薄の酸化シリ
コン膜を介して行なわれる電荷のトンネリング注入と、
その蓄積によりトランジスタのしきい値電圧（ｖｔ ｈ
）を変化させ、情報を記憶させるものであり、その記
憶保持特性の確保が最大の課題であり、窒化シリコン膜
上を熱酸化する場合の記憶保持特性の悪化は、実用上の
最大の問題となっていた。
発明の目的
本発明の目的は、かかる問題に鑑み、ＭＯＮＯ３型電界
トランジスタからなる半導体記憶装置における不揮発性
能、特に記憶保持特性のすぐれた高性能の半導体記憶装
置を提供することにある。
トランジスタからなる半導体記憶装置における不揮発性
能、特に記憶保持特性のすぐれた高性能の半導体記憶装
置を提供することにある。
発明の構成
上記目的を達成するために、本発明はゲート絶縁膜が、
化学組成比あるいは化学組成の異なる積層もしくは化学
組成変化の連続的な絶縁膜から構成されるＭＯＩＯ８構
造の電界効果型半導体装置であり、これにより、記憶保
持特性の変化がほとんどなくなる。
化学組成比あるいは化学組成の異なる積層もしくは化学
組成変化の連続的な絶縁膜から構成されるＭＯＩＯ８構
造の電界効果型半導体装置であり、これにより、記憶保
持特性の変化がほとんどなくなる。
実施例の説明
絶縁膜として、窒化シリコン膜を用いる場合、同窒化シ
リコン膜の熱酸化による記憶保持特性の悪化は、窒化シ
リコン膜中に含まれる水素、特に５ｉ−Ｈ結合の含有量
に関係があり、５ｔ−Ｈ結合の多い窒化シリコン膜は、
９００’Ｃ以上の温度で熱酸化を行なうことによぢ、５
ｔ−Ｈ結合が少なくなり不安定なトラップが附加増大さ
れ、記憶保持特性の悪化が起こる。他方、Ｓ ｉ−Ｈ結
合の少ない窒化シリコン膜は、９ｏＯ°Ｃ以上の温度で
熱酸化を行なっても、前記不安定なトラップの生成がほ
とんどないので、記憶保持特性の変化が少ガい０さらへ
、検討によれば、窒化シリコン膜中の水素含有量は、７
ランとアンモニアを用いる気相成長の際の温度に強く依
存し、次のようなことが見い出された。
リコン膜の熱酸化による記憶保持特性の悪化は、窒化シ
リコン膜中に含まれる水素、特に５ｉ−Ｈ結合の含有量
に関係があり、５ｔ−Ｈ結合の多い窒化シリコン膜は、
９００’Ｃ以上の温度で熱酸化を行なうことによぢ、５
ｔ−Ｈ結合が少なくなり不安定なトラップが附加増大さ
れ、記憶保持特性の悪化が起こる。他方、Ｓ ｉ−Ｈ結
合の少ない窒化シリコン膜は、９ｏＯ°Ｃ以上の温度で
熱酸化を行なっても、前記不安定なトラップの生成がほ
とんどないので、記憶保持特性の変化が少ガい０さらへ
、検討によれば、窒化シリコン膜中の水素含有量は、７
ランとアンモニアを用いる気相成長の際の温度に強く依
存し、次のようなことが見い出された。
（１）成長温度が高いほど全水素含有量、および５ｔ−
Ｈ結合が少なくなる傾向にある。
Ｈ結合が少なくなる傾向にある。
（′；４ 成長温度が９００″Ｃ以上になると、５ｉ−
Ｈ結合は、はとんど存在しなくなる。
Ｈ結合は、はとんど存在しなくなる。
本発明は、上記の事実に基づきなされたもので薄い酸化
シリコン膜上に、比較的低温（７００〜９００″Ｃ）で
５ｉ−Ｈ結合の多い第１層窒化シリコン膜を形成させ、
次いでこの第１層窒化シリコン膜上に高温（９００〜１
０００″Ｃ）で５ｉ−Ｈ結合の少ない第２層窒化シリコ
ン膜を積層させた構成であり、これにより、第２層目の
成長時に、第１層目の窒化シリコン膜が高処理され、有
効なトラップを生じさせることができる。
シリコン膜上に、比較的低温（７００〜９００″Ｃ）で
５ｉ−Ｈ結合の多い第１層窒化シリコン膜を形成させ、
次いでこの第１層窒化シリコン膜上に高温（９００〜１
０００″Ｃ）で５ｉ−Ｈ結合の少ない第２層窒化シリコ
ン膜を積層させた構成であり、これにより、第２層目の
成長時に、第１層目の窒化シリコン膜が高処理され、有
効なトラップを生じさせることができる。
寸だ、かかる本発明のような構造にすることにより、Ｍ
ＯＮＯ３の記憶特性として必要なしきい値電圧の窓の大
きさくΔｖｔｈ ）を適当に大きくとることができると
同時に、窒化シリコン膜形成後、窒化シリコン膜上を熱
酸化しても、記憶保持特性はほとんど悪化しないことが
見い出された。
ＯＮＯ３の記憶特性として必要なしきい値電圧の窓の大
きさくΔｖｔｈ ）を適当に大きくとることができると
同時に、窒化シリコン膜形成後、窒化シリコン膜上を熱
酸化しても、記憶保持特性はほとんど悪化しないことが
見い出された。
次に本発明の具体的な実施例を図面を用いて説明する。
第１図は本発明の一実施例であるＭＯＮＯ３型半導体記
憶装置の断面構造を示す図である６、図において１は半
導体基板、２および３はソース、ドレイン領域、４はト
ンネリング媒体となりうる薄い酸化・シリコン膜、５は
５ｉ−Ｈ結合の多い窒化シリコン膜、６は５ｉ−Ｈ結合
の少ない窒化シリコン膜、７は窒化シリコン膜６を酸化
して形成した酸化シリコン膜、８はゲート電極である。
憶装置の断面構造を示す図である６、図において１は半
導体基板、２および３はソース、ドレイン領域、４はト
ンネリング媒体となりうる薄い酸化・シリコン膜、５は
５ｉ−Ｈ結合の多い窒化シリコン膜、６は５ｉ−Ｈ結合
の少ない窒化シリコン膜、７は窒化シリコン膜６を酸化
して形成した酸化シリコン膜、８はゲート電極である。
第１図において、トンネリング媒体となりうる酸化シリ
コン膜４は、公知のシリコン基板の酸素雰囲気中での熱
酸化により形成した○トンネリング効果を有効に利用す
るには、酸化シリコン膜４の厚さは１０〜３０人にする
必要がある。
コン膜４は、公知のシリコン基板の酸素雰囲気中での熱
酸化により形成した○トンネリング効果を有効に利用す
るには、酸化シリコン膜４の厚さは１０〜３０人にする
必要がある。
酸化シリコン膜４上に、５ｉ−Ｈ結合の多い窒化シリコ
ン膜６と、５ｉ−Ｈ結合の少ない窒化シリコン膜６を積
層させる方法として、例えば窒化シリコン膜を気相成長
法によって形成する際の成長温度を変えて作製する。本
実施例では、酸化シリコン膜４」二に７ラン（Ｓ Ｉ
Ｈ４） とアンモニア（ＮＨ３）の化学反応に基づく気
相成長法により、ＮＨ３／５ＩＨ４−１０ｏ１７５ｏ′
Ｃの条件で窒化シリコン膜５を約５０人形成させる。さ
らに引き続き窒化シリ−ｙ７膜５」二に、ＮＨ３／Ｓ
ｉ Ｈ４＝１０００ 、９５０°Ｃの条件下の気相成長
法により窒化シリコン膜６を約２００人形成させた。
ン膜６と、５ｉ−Ｈ結合の少ない窒化シリコン膜６を積
層させる方法として、例えば窒化シリコン膜を気相成長
法によって形成する際の成長温度を変えて作製する。本
実施例では、酸化シリコン膜４」二に７ラン（Ｓ Ｉ
Ｈ４） とアンモニア（ＮＨ３）の化学反応に基づく気
相成長法により、ＮＨ３／５ＩＨ４−１０ｏ１７５ｏ′
Ｃの条件で窒化シリコン膜５を約５０人形成させる。さ
らに引き続き窒化シリ−ｙ７膜５」二に、ＮＨ３／Ｓ
ｉ Ｈ４＝１０００ 、９５０°Ｃの条件下の気相成長
法により窒化シリコン膜６を約２００人形成させた。
次いで、窒化シリコン膜６を酸化する方法として、本実
施例では９ｏ○°Ｃ１水蒸気雰囲気中で約６０分熱酸化
し、約２６人の酸化シリコン膜γを形成した。
施例では９ｏ○°Ｃ１水蒸気雰囲気中で約６０分熱酸化
し、約２６人の酸化シリコン膜γを形成した。
ゲート電極８としては、アルミニウム電極を通常の真空
蒸着法により１μｍ程度被着させ形成した。
蒸着法により１μｍ程度被着させ形成した。
以上の如くして得られたＭＯＮＯ８型半導体記憶装置の
記憶保持特性の一例を第２図に示す。横軸は書き込み消
去直後のしきい値電圧、縦軸は蓄積された電荷の減衰率
（δＶｔｈ／ｆ？ｌｏｇｔ；Ｖｔｈ： Ｌきい値電圧、
ｔ：時間）を示している。この図の直線の傾きが小さい
ほど記憶保持特性が優れていることを示している。第２
図に示すように、本発明の半導体記憶装置の記憶保持特
性（直線１０）は、従来のＡＩゲートＭＮＯ３型半導体
記憶装置のうち最も良い記憶保持特性（直線１１）と比
較しても、直線の傾きにほとんど差がなく、同程度の記
憶能力をもつものを作製することができた。￥ｔ：た、
本発明の他の実施例として、厚さ方向で水素含有量を連
続的に変え、基板シリコン側で５ｔ−Ｈ結合が多く、ゲ
ート電極側で５Ｌ−Ｈ結合の少ない窒化シリコノ膜を用
いたものでも同様の結果が得られる。
記憶保持特性の一例を第２図に示す。横軸は書き込み消
去直後のしきい値電圧、縦軸は蓄積された電荷の減衰率
（δＶｔｈ／ｆ？ｌｏｇｔ；Ｖｔｈ： Ｌきい値電圧、
ｔ：時間）を示している。この図の直線の傾きが小さい
ほど記憶保持特性が優れていることを示している。第２
図に示すように、本発明の半導体記憶装置の記憶保持特
性（直線１０）は、従来のＡＩゲートＭＮＯ３型半導体
記憶装置のうち最も良い記憶保持特性（直線１１）と比
較しても、直線の傾きにほとんど差がなく、同程度の記
憶能力をもつものを作製することができた。￥ｔ：た、
本発明の他の実施例として、厚さ方向で水素含有量を連
続的に変え、基板シリコン側で５ｔ−Ｈ結合が多く、ゲ
ート電極側で５Ｌ−Ｈ結合の少ない窒化シリコノ膜を用
いたものでも同様の結果が得られる。
本実施例では、ゲート電極としてアルミニウム電極を用
いたＡｌゲート型のＭＯＮＯ３型半導体記憶装置を形成
する場合について説明を行なってきたが、ゲート電極と
して、ポリシリコン等の高融点電極材料を用いてよいこ
とは言うまでもない。
いたＡｌゲート型のＭＯＮＯ３型半導体記憶装置を形成
する場合について説明を行なってきたが、ゲート電極と
して、ポリシリコン等の高融点電極材料を用いてよいこ
とは言うまでもない。
発明の効果
以上のように、本発明はＭＯＮＯ３型の電界トランジス
タからなる半導体記憶装置において、ゲートの絶縁膜を
水素含有量の異なる２以上の窒化シリコン膜により構成
させることにより、記憶保持特性の悪化のない優れた半
導体記憶装置を作製することができ、ＭＯＮＯ３型半導
体記憶装置の高性能化に大きく寄与するものである。
タからなる半導体記憶装置において、ゲートの絶縁膜を
水素含有量の異なる２以上の窒化シリコン膜により構成
させることにより、記憶保持特性の悪化のない優れた半
導体記憶装置を作製することができ、ＭＯＮＯ３型半導
体記憶装置の高性能化に大きく寄与するものである。
第１図は本発明装置の一実施例を説明するための断面図
、第２図は本発明の詳細な説明するだめの特性図である
。 １・・・・・シリコン基板、２，３・・・山ソースおよ
びドレイン領域、４・・・・・・酸化シリコン膜、５．
６・・・・・窒化シリコン膜、７・・・・・・酸化シリ
コン膜、８・・・・・・ゲート電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
１ 図
、第２図は本発明の詳細な説明するだめの特性図である
。 １・・・・・シリコン基板、２，３・・・山ソースおよ
びドレイン領域、４・・・・・・酸化シリコン膜、５．
６・・・・・窒化シリコン膜、７・・・・・・酸化シリ
コン膜、８・・・・・・ゲート電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
１ 図
Claims (1)
- 【特許請求の範囲】 （１） ＭＯＩＯ３（金属−酸化シリコン−絶縁物−酸
化シリコン−半導体）構造の電界効果型半導体装置にお
いて、前記絶縁膜が化学組成比あるいは化学組成の異な
る積層もしくは化学組成変化の連続的な絶縁膜から構成
されることを特徴とする半導体記憶装置。 （勢 絶縁膜が水素含有量の異なる窒化シリコン膜から
構成されることを特徴とする特許請余鈍囲第１項記載の
半導体記憶装置〇 （３）絶縁膜が５ｉ−Ｈ結合を含有する窒化シリコン膜
と、Ｓｉ〜Ｈ結合をほとんど含有しない窒化シリコン膜
とから構成されることを特徴とする特許請ｇｋ囲第１項
記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169659A JPS6060770A (ja) | 1983-09-14 | 1983-09-14 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169659A JPS6060770A (ja) | 1983-09-14 | 1983-09-14 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6060770A true JPS6060770A (ja) | 1985-04-08 |
| JPH0259632B2 JPH0259632B2 (ja) | 1990-12-13 |
Family
ID=15890551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58169659A Granted JPS6060770A (ja) | 1983-09-14 | 1983-09-14 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6060770A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214474A (ja) * | 1985-07-12 | 1987-01-23 | Agency Of Ind Science & Technol | 半導体不揮発性記憶装置 |
| JPH069155U (ja) * | 1992-11-09 | 1994-02-04 | 工業技術院長 | 半導体不揮発性記憶装置 |
| WO2002035610A1 (fr) * | 2000-10-26 | 2002-05-02 | Sony Corporation | Memoire non volatile semi-conductrice et procede de fabrication |
| JP2003068892A (ja) * | 2001-08-24 | 2003-03-07 | Sony Corp | 不揮発性半導体メモリ装置の製造方法 |
| US7372113B2 (en) | 2002-05-29 | 2008-05-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7851296B2 (en) | 2007-03-23 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
-
1983
- 1983-09-14 JP JP58169659A patent/JPS6060770A/ja active Granted
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214474A (ja) * | 1985-07-12 | 1987-01-23 | Agency Of Ind Science & Technol | 半導体不揮発性記憶装置 |
| JPH069155U (ja) * | 1992-11-09 | 1994-02-04 | 工業技術院長 | 半導体不揮発性記憶装置 |
| WO2002035610A1 (fr) * | 2000-10-26 | 2002-05-02 | Sony Corporation | Memoire non volatile semi-conductrice et procede de fabrication |
| US6906390B2 (en) | 2000-10-26 | 2005-06-14 | Sony Corporation | Nonvolatile semiconductor storage and method for manufacturing the same |
| US7259433B2 (en) * | 2000-10-26 | 2007-08-21 | Sony Corporation | Non-volatile semiconductor memory device and method for producing same |
| JP2003068892A (ja) * | 2001-08-24 | 2003-03-07 | Sony Corp | 不揮発性半導体メモリ装置の製造方法 |
| US7372113B2 (en) | 2002-05-29 | 2008-05-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7851296B2 (en) | 2007-03-23 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8350313B2 (en) | 2007-03-23 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0259632B2 (ja) | 1990-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11784243B2 (en) | Oxide-nitride-oxide stack having multiple oxynitride layers | |
| JP4489359B2 (ja) | 不揮発性半導体記憶装置 | |
| US7479425B2 (en) | Method for forming high-K charge storage device | |
| TWI581432B (zh) | 包含具有分離的氮化物記憶體層的ｓｏｎｏｓ堆疊的記憶體元件及相關的製造製程 | |
| US20090325373A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2005531136A5 (ja) | ||
| JP4261408B2 (ja) | 半導体デバイスおよび半導体デバイスの製造方法 | |
| JPS5834978A (ja) | 半導体記憶装置 | |
| JPH0259632B2 (ja) | ||
| JPH0259631B2 (ja) | ||
| JPS6057674A (ja) | 半導体記憶装置の製造方法 | |
| JPS6136976A (ja) | 半導体記憶装置の製造方法 | |
| JPS61288471A (ja) | 半導体記憶装置の製造方法 | |
| JPS603159A (ja) | 不揮発性記憶装置の製造方法 | |
| JP2506726B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JPS58212180A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPS6055669A (ja) | 不揮発性半導体メモリ素子 | |
| JPH05198821A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| US20060138501A1 (en) | Semi-conductor dielectric component with a praseodymium oxide dielectric | |
| JPS61290771A (ja) | 半導体記憶装置の製造方法 | |
| JPS6224673A (ja) | 半導体記憶装置の製造方法 | |
| US20070138519A1 (en) | Production process for a semiconductor component with a praseodymium oxide dielectric | |
| JPS5898976A (ja) | 不揮発性記憶装置の製造方法 | |
| TWI280668B (en) | Method for manufacturing non-volatile memory |