JPH0259632B2 - - Google Patents
Info
- Publication number
- JPH0259632B2 JPH0259632B2 JP58169659A JP16965983A JPH0259632B2 JP H0259632 B2 JPH0259632 B2 JP H0259632B2 JP 58169659 A JP58169659 A JP 58169659A JP 16965983 A JP16965983 A JP 16965983A JP H0259632 B2 JPH0259632 B2 JP H0259632B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はMONOS（金属−酸化シリコン膜−窒
化シリコン膜−酸化シリコン膜−半導体）型の電
界効果トランジスタからなる半導体記憶装置にお
ける不揮発性能、特に記憶保持特性のすぐれた高
性能の半導体記憶装置の構造に関するものであ
る。
化シリコン膜−酸化シリコン膜−半導体）型の電
界効果トランジスタからなる半導体記憶装置にお
ける不揮発性能、特に記憶保持特性のすぐれた高
性能の半導体記憶装置の構造に関するものであ
る。
従来例の構成とその問題点
従来、半導体記憶装置の１つとしてトンネリン
グ媒体となりうる薄い酸化シリコン膜上に他の絶
縁膜、たとえば窒化シリコン膜を成長させ、その
上に金属電極を形成したMNOS構造の電界効果
型半導体記憶装置が知られている。近年、この
MNOS型半導体記憶装置のプログラム電圧の低
電圧化を実現するために、窒化シリコン膜−酸化
シリコン膜よりなるゲート絶縁膜のうち窒化シリ
コン膜を薄膜化すると同時に、この窒化シリコン
膜の表面を熱酸化して薄い酸化シリコン膜を形成
したもの、すなわち、前記窒化シリコン膜上にも
酸化シリコン膜を有するMONOS（金属−酸化シ
リコン膜−窒化シリコン膜−酸化シリコン膜−半
導体）構造の半導体記憶装置が知られている。
グ媒体となりうる薄い酸化シリコン膜上に他の絶
縁膜、たとえば窒化シリコン膜を成長させ、その
上に金属電極を形成したMNOS構造の電界効果
型半導体記憶装置が知られている。近年、この
MNOS型半導体記憶装置のプログラム電圧の低
電圧化を実現するために、窒化シリコン膜−酸化
シリコン膜よりなるゲート絶縁膜のうち窒化シリ
コン膜を薄膜化すると同時に、この窒化シリコン
膜の表面を熱酸化して薄い酸化シリコン膜を形成
したもの、すなわち、前記窒化シリコン膜上にも
酸化シリコン膜を有するMONOS（金属−酸化シ
リコン膜−窒化シリコン膜−酸化シリコン膜−半
導体）構造の半導体記憶装置が知られている。
しかしながら、このMONOS構造においては、
窒化シリコン膜を熱酸化する際に、通常900℃以
上の高温を必要とするので、この過程で窒化シリ
コンの膜質の変化が起こり、メモリ特性、特に記
憶保持特性の悪化をまねく問題点を有していた。
窒化シリコン膜を熱酸化する際に、通常900℃以
上の高温を必要とするので、この過程で窒化シリ
コンの膜質の変化が起こり、メモリ特性、特に記
憶保持特性の悪化をまねく問題点を有していた。
MONOS型の半導体記憶装置は、従来の
MNOS型の半導体記憶装置と同様、窒化シリコ
ン膜と半導体側の極薄の酸化シリコン膜との界
面、又は窒化シリコン膜バルク中に分布するトラ
ツプに、半導体側から極薄の酸化シリコン膜を介
して行なわれる電荷のトンネリング注入と、その
蓄積によりトランジスタのしきい値電圧（Vth）
を変化させ、情報を記憶させるものであり、その
記憶保持特性の確保が最大の課題であり、窒化シ
リコン膜上を熱酸化する場合の記憶保持特性の悪
化は、実用上の最大の問題となつていた。
MNOS型の半導体記憶装置と同様、窒化シリコ
ン膜と半導体側の極薄の酸化シリコン膜との界
面、又は窒化シリコン膜バルク中に分布するトラ
ツプに、半導体側から極薄の酸化シリコン膜を介
して行なわれる電荷のトンネリング注入と、その
蓄積によりトランジスタのしきい値電圧（Vth）
を変化させ、情報を記憶させるものであり、その
記憶保持特性の確保が最大の課題であり、窒化シ
リコン膜上を熱酸化する場合の記憶保持特性の悪
化は、実用上の最大の問題となつていた。
発明の目的
本発明の目的は、かかる問題点に鑑み、
MONOS型電界トランジスタからなる半導体記
憶装置における不揮発性能、特に記憶保持特性の
すぐれた高性能の半導体記憶装置を提供すること
にある。
MONOS型電界トランジスタからなる半導体記
憶装置における不揮発性能、特に記憶保持特性の
すぐれた高性能の半導体記憶装置を提供すること
にある。
発明の構成
上記目的を達成するために、本発明はゲート絶
縁膜が、化学組成比あるいは化学組成の異なる積
層もしくは化学組成変化の連続的な絶縁膜から構
成されるMOIOS構造の電界効果型半導体装置で
あり、これにより、記憶保持特性の変化がほとん
どなくなる。
縁膜が、化学組成比あるいは化学組成の異なる積
層もしくは化学組成変化の連続的な絶縁膜から構
成されるMOIOS構造の電界効果型半導体装置で
あり、これにより、記憶保持特性の変化がほとん
どなくなる。
実施例の説明
絶縁膜として、窒化シリコン膜を用いる場合、
同窒化シリコン膜中の熱酸化による記憶保持特性
の悪化は、窒化シリコン膜中に含まれる水素、特
にSi−Ｈ結合の含有量に関係があり、Si−Ｈ結合
の多い窒化シリコン膜は、900℃以上の温度で熱
酸化を行なうことにより、Si−Ｈ結合が少なくな
り不安定なトラツプが附加増大され、記憶保持特
性の悪化が起こる。他方、Si−Ｈ結合の少ない窒
化シリコン膜は、900℃以上の温度で熱酸化を行
なつても、前記不安定なトラツプの生成がほとん
どないので、記憶保持特性の変化が少ない。
同窒化シリコン膜中の熱酸化による記憶保持特性
の悪化は、窒化シリコン膜中に含まれる水素、特
にSi−Ｈ結合の含有量に関係があり、Si−Ｈ結合
の多い窒化シリコン膜は、900℃以上の温度で熱
酸化を行なうことにより、Si−Ｈ結合が少なくな
り不安定なトラツプが附加増大され、記憶保持特
性の悪化が起こる。他方、Si−Ｈ結合の少ない窒
化シリコン膜は、900℃以上の温度で熱酸化を行
なつても、前記不安定なトラツプの生成がほとん
どないので、記憶保持特性の変化が少ない。
さらに、検討によれば、窒化シリコン膜中の水
素含有量は、シランとアンモニアを用いる気相成
長の際の温度に強く依存し、次のようなことが見
い出された。
素含有量は、シランとアンモニアを用いる気相成
長の際の温度に強く依存し、次のようなことが見
い出された。
(1) 成長温度が高いほど全水素含有量、およびSi
−Ｈ結合が少なくなる傾向にある。
−Ｈ結合が少なくなる傾向にある。
(2) 成長温度が900℃以上になると、Si−Ｈ結合
は、ほとんど存在しなくなる。
は、ほとんど存在しなくなる。
本発明は、上記の事実に基づきなされたもので
薄い酸化シリコン膜上に、比較的低温（700〜900
℃）でSi−Ｈ結合の多い第１層窒化シリコン膜を
形成させ、次いでこの第１層窒化シリコン膜上に
高温（900〜1000℃）でSi−Ｈ結合の少ない第２
層窒化シリコン膜を積層させた構成であり、これ
により、第２層目の成長時に、第１層目の窒化シ
リコン膜が高温処理され、有効なトラツプを生じ
させることができる。
薄い酸化シリコン膜上に、比較的低温（700〜900
℃）でSi−Ｈ結合の多い第１層窒化シリコン膜を
形成させ、次いでこの第１層窒化シリコン膜上に
高温（900〜1000℃）でSi−Ｈ結合の少ない第２
層窒化シリコン膜を積層させた構成であり、これ
により、第２層目の成長時に、第１層目の窒化シ
リコン膜が高温処理され、有効なトラツプを生じ
させることができる。
また、かかる本発明のような構造にすることに
より、MONOSの記憶特性として必要なしきい
値電圧の窓の大きさ（ΔVth）を適当に大きくと
ることができると同時に、窒化シリコン膜形成
後、窒化シリコン膜上を熱酸化しても、記憶保持
特性はほとんど悪化しないことが見い出された。
より、MONOSの記憶特性として必要なしきい
値電圧の窓の大きさ（ΔVth）を適当に大きくと
ることができると同時に、窒化シリコン膜形成
後、窒化シリコン膜上を熱酸化しても、記憶保持
特性はほとんど悪化しないことが見い出された。
次に本発明の具体的な実施例を図面を用いて説
明する。
明する。
第１図は本発明の一実施例であるMONOS型
半導体記憶装置の断面構造を示す図である。図に
おいて１は半導体基板、２および３はソース、ド
レイン領域、４はトンネリング媒体となりうる薄
い酸化シリコン膜、５はSi−Ｈ結合の多い窒化シ
リコン膜、６はSi−Ｈ結合の少ない窒化シリコン
膜、７は窒化シリコン膜６を酸化して形成した酸
化シリコン膜、８はゲート電極である。
半導体記憶装置の断面構造を示す図である。図に
おいて１は半導体基板、２および３はソース、ド
レイン領域、４はトンネリング媒体となりうる薄
い酸化シリコン膜、５はSi−Ｈ結合の多い窒化シ
リコン膜、６はSi−Ｈ結合の少ない窒化シリコン
膜、７は窒化シリコン膜６を酸化して形成した酸
化シリコン膜、８はゲート電極である。
第１図において、トンネリング媒体となりうる
酸化シリコン膜４は、公知のシリコン基板の酸素
雰囲気中での熱酸化により形成した。トンネリン
グ効果を有効に利用するには、酸化シリコン膜４
の厚さは10〜30Åにする必要がある。
酸化シリコン膜４は、公知のシリコン基板の酸素
雰囲気中での熱酸化により形成した。トンネリン
グ効果を有効に利用するには、酸化シリコン膜４
の厚さは10〜30Åにする必要がある。
酸化シリコン膜４上に、Si−Ｈ結合の多い窒化
シリコン膜５と、Si−Ｈ結合の少ない窒化シリコ
ン膜６を積層させる方法として、例えば窒化シリ
コン膜を気相成長法によつて形成する際の成長温
度を変えて作製する。本実施例では、酸化シリコ
ン膜４上にシラン（SiH4）とアンモニア（NH3）
の化学反応に基づく気相成長法により、NH3／
SiH4＝100、750℃の条件で窒化シリコン膜５を
約50Å形成させる。さらに引き続き窒化シリコン
膜５上に、NH3／SiH4＝1000、950℃の条件下の
気相成長法により窒化シリコン膜６を約200Å形
成させた。
シリコン膜５と、Si−Ｈ結合の少ない窒化シリコ
ン膜６を積層させる方法として、例えば窒化シリ
コン膜を気相成長法によつて形成する際の成長温
度を変えて作製する。本実施例では、酸化シリコ
ン膜４上にシラン（SiH4）とアンモニア（NH3）
の化学反応に基づく気相成長法により、NH3／
SiH4＝100、750℃の条件で窒化シリコン膜５を
約50Å形成させる。さらに引き続き窒化シリコン
膜５上に、NH3／SiH4＝1000、950℃の条件下の
気相成長法により窒化シリコン膜６を約200Å形
成させた。
次いで、窒化シリコン膜６を酸化する方法とし
て、本実施例では900℃、水蒸気雰囲気中で約60
分熱処理し、約25Åの酸化シリコン膜７を形成し
た。
て、本実施例では900℃、水蒸気雰囲気中で約60
分熱処理し、約25Åの酸化シリコン膜７を形成し
た。
ゲート電極８としては、アルミニウム電極を通
常の真空蒸着法により1μｍ程度被着させ形成し
た。
常の真空蒸着法により1μｍ程度被着させ形成し
た。
以上の如くして得られたMONOS型半導体記
憶装置の記憶保持特性の一例を第２図に示す。横
軸は書き込み消去直後のしきい値電圧、縦軸は蓄
積された電荷の減衰率（∂Vth／∂logt；Vth：し
きい値電圧、ｔ：時間）を示している。この図の
直線の傾きが小さいほど記憶保持特性が優れてい
ることを示している。第２図に示すように、本発
明の半導体記憶装置の記憶保持特性（直線１０）
は、従来のAlゲートMNOS型半導体記憶装置の
うち最も良い記憶保持特性（直線１１）と比較し
ても、直線の傾きにほとんど差がなく、同程度の
記憶能力をもつものを作製することができた。ま
た、本発明の他の実施例として、厚さ方向で水素
含有量を連続的に変え、基板シリコン側でSi−Ｈ
結合が多く、ゲート電極側でSi−Ｈ結合の少ない
窒化シリコン膜を用いたものでも同様の結果が得
られる。
憶装置の記憶保持特性の一例を第２図に示す。横
軸は書き込み消去直後のしきい値電圧、縦軸は蓄
積された電荷の減衰率（∂Vth／∂logt；Vth：し
きい値電圧、ｔ：時間）を示している。この図の
直線の傾きが小さいほど記憶保持特性が優れてい
ることを示している。第２図に示すように、本発
明の半導体記憶装置の記憶保持特性（直線１０）
は、従来のAlゲートMNOS型半導体記憶装置の
うち最も良い記憶保持特性（直線１１）と比較し
ても、直線の傾きにほとんど差がなく、同程度の
記憶能力をもつものを作製することができた。ま
た、本発明の他の実施例として、厚さ方向で水素
含有量を連続的に変え、基板シリコン側でSi−Ｈ
結合が多く、ゲート電極側でSi−Ｈ結合の少ない
窒化シリコン膜を用いたものでも同様の結果が得
られる。
本実施例では、ゲート電極としてアルミニウム
電極を用いたAlゲート型のMONOS型半導体記
憶装置を形成する場合について説明を行なつてき
たが、ゲート電極として、ポリシリコン等の高融
点電極材料を用いてよいことは言うまでもない。
電極を用いたAlゲート型のMONOS型半導体記
憶装置を形成する場合について説明を行なつてき
たが、ゲート電極として、ポリシリコン等の高融
点電極材料を用いてよいことは言うまでもない。
発明の効果
以上のように、本発明はMONOS型の電界ト
ランジスタからなる半導体記憶装置において、ゲ
ートの絶縁膜である水素含有量の異なる２以上の
窒化シリコン膜により構成させることにより、記
憶保持特性の悪化のない優れた半導体記憶装置を
作製することができ、MONOS型半導体記憶装
置の高性能化に大きく寄与するものである。
ランジスタからなる半導体記憶装置において、ゲ
ートの絶縁膜である水素含有量の異なる２以上の
窒化シリコン膜により構成させることにより、記
憶保持特性の悪化のない優れた半導体記憶装置を
作製することができ、MONOS型半導体記憶装
置の高性能化に大きく寄与するものである。
第１図は本発明装置の一実施例を説明するため
の断面図、第２図は本発明の効果を説明するため
の特性図である。 １……シリコン基板、２，３……ソースおよび
ドレイン領域、４……酸化シリコン膜、５，６…
…窒化シリコン膜、７……酸化シリコン膜、８…
…ゲート電極。
の断面図、第２図は本発明の効果を説明するため
の特性図である。 １……シリコン基板、２，３……ソースおよび
ドレイン領域、４……酸化シリコン膜、５，６…
…窒化シリコン膜、７……酸化シリコン膜、８…
…ゲート電極。
Claims (1)
- 【特許請求の範囲】 １ MOIOS（金属−酸化シリコン膜−絶縁膜−
酸化シリコン膜−半導体）構造の電界効果型半導
体装置において、前記絶縁膜が化学組成比あるい
は化学組成の異なる積層もしくは化学組成変化の
連続的な絶縁膜から構成されることを特徴とする
半導体記憶装置。 ２ 絶縁膜が水素含有量の異なる窒化シリコン膜
から構成されることを特徴とする特許請求の範囲
第１項記載の半導体記憶装置。 ３ 絶縁膜がSi−Ｈ結合を含有する窒化シリコン
膜と、Si−Ｈ結合をほとんど含有しない窒化シリ
コン膜とから構成されることを特徴とする特許請
求の範囲第１項記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169659A JPS6060770A (ja) | 1983-09-14 | 1983-09-14 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169659A JPS6060770A (ja) | 1983-09-14 | 1983-09-14 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6060770A JPS6060770A (ja) | 1985-04-08 |
| JPH0259632B2 true JPH0259632B2 (ja) | 1990-12-13 |
Family
ID=15890551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58169659A Granted JPS6060770A (ja) | 1983-09-14 | 1983-09-14 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6060770A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214474A (ja) * | 1985-07-12 | 1987-01-23 | Agency Of Ind Science & Technol | 半導体不揮発性記憶装置 |
| JP2512589Y2 (ja) * | 1992-11-09 | 1996-10-02 | 工業技術院長 | 半導体不揮発性記憶装置 |
| JP4151229B2 (ja) * | 2000-10-26 | 2008-09-17 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| JP4734799B2 (ja) * | 2001-08-24 | 2011-07-27 | ソニー株式会社 | 不揮発性半導体メモリ装置の製造方法 |
| JP3637332B2 (ja) | 2002-05-29 | 2005-04-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR101402102B1 (ko) | 2007-03-23 | 2014-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제작 방법 |
-
1983
- 1983-09-14 JP JP58169659A patent/JPS6060770A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6060770A (ja) | 1985-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240234550A1 (en) | Oxide-Nitride-Oxide Stack Having Multiple Oxynitride Layers | |
| JP2643833B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US7371633B2 (en) | Dielectric layer for semiconductor device and method of manufacturing the same | |
| JP4151229B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US6642573B1 (en) | Use of high-K dielectric material in modified ONO structure for semiconductor devices | |
| US6844604B2 (en) | Dielectric layer for semiconductor device and method of manufacturing the same | |
| JP2004235519A (ja) | 不揮発性半導体記憶装置 | |
| US8294200B2 (en) | Non-volatile memory device | |
| JP2009267366A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2009060102A (ja) | アルミニウム酸化物層の形成方法及びそれを利用した電荷トラップ型メモリ素子の製造方法 | |
| JPH0259632B2 (ja) | ||
| JPS6320387B2 (ja) | ||
| US7163860B1 (en) | Method of formation of gate stack spacer and charge storage materials having reduced hydrogen content in charge trapping dielectric flash memory device | |
| JPH0259631B2 (ja) | ||
| JPH0422031B2 (ja) | ||
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JPH0334672B2 (ja) | ||
| JPS6357945B2 (ja) | ||
| JPS61288471A (ja) | 半導体記憶装置の製造方法 | |
| CN102714223A (zh) | 具有多重氮氧化物层的氧化物-氮化物-氧化物堆叠 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPH02114568A (ja) | 不揮発性記憶装置の製造方法 | |
| CN116390491A (zh) | 基于氧化物二维电子气的非易失性存储器及其制备方法 | |
| JPS5898976A (ja) | 不揮発性記憶装置の製造方法 |