JPS6057674A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPS6057674A JPS6057674A JP58165558A JP16555883A JPS6057674A JP S6057674 A JPS6057674 A JP S6057674A JP 58165558 A JP58165558 A JP 58165558A JP 16555883 A JP16555883 A JP 16555883A JP S6057674 A JPS6057674 A JP S6057674A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- silicon oxide
- memory device
- oxide film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＭＯＮＯ３（金属−酸化シリコンｊ摸−窒化シ
リコン膜−酸化シリコン膜−半導体）型の電果効果トラ
ンジスタからなる半導体記憶装置に関し、不揮発性能、
特に飴憶保持特性のすぐれた高性能の半導体記憶装置を
実現するだめの製造方法に関するものである。
リコン膜−酸化シリコン膜−半導体）型の電果効果トラ
ンジスタからなる半導体記憶装置に関し、不揮発性能、
特に飴憶保持特性のすぐれた高性能の半導体記憶装置を
実現するだめの製造方法に関するものである。
従来例の構成とその問題点
従来より半導体記憶装置の１つとして、薄い酸化シリコ
ン膜上に窒化シリコン膜を成長させ、その上に金属電極
を形成しだＭＮＯＳ（金Ａ・バー窒化シリコン膜−酸化
シリコンｊ莫−半導体）構造の里導体装置がよく知られ
ている。近年、このＭＮＯ３型半導体記俤装置のプログ
ラム電圧の低電圧化を実現するために、ゲート絶縁膜の
うち窒化シリコン膜を薄膜化すると同時に、７窒化シリ
コン膜表向の熱酸化を行ない、窒化シリ−コン膜上に酸
化シリコン膜を有するＭＯＮＯ８（金属−酸化シリコン
膜−窒化シリコン膜−酸化シリコン膜−半導体）構造の
半導体記憶装置か知られている。
ン膜上に窒化シリコン膜を成長させ、その上に金属電極
を形成しだＭＮＯＳ（金Ａ・バー窒化シリコン膜−酸化
シリコンｊ莫−半導体）構造の里導体装置がよく知られ
ている。近年、このＭＮＯ３型半導体記俤装置のプログ
ラム電圧の低電圧化を実現するために、ゲート絶縁膜の
うち窒化シリコン膜を薄膜化すると同時に、７窒化シリ
コン膜表向の熱酸化を行ない、窒化シリ−コン膜上に酸
化シリコン膜を有するＭＯＮＯ８（金属−酸化シリコン
膜−窒化シリコン膜−酸化シリコン膜−半導体）構造の
半導体記憶装置か知られている。
しかしながら、このＭＯＮＯ３構造の半導体装置の製造
方法において、窒化シリゴＩン膜を熱酸化する際に、通
常、９００″Ｃ以上の高温を必要とするので窒化シリコ
ンの膜質の変化か起こり、メモリ特性、特に記憶保持特
性の悪化をまねく問題点を有していた。
方法において、窒化シリゴＩン膜を熱酸化する際に、通
常、９００″Ｃ以上の高温を必要とするので窒化シリコ
ンの膜質の変化か起こり、メモリ特性、特に記憶保持特
性の悪化をまねく問題点を有していた。
ＭＯＮ、Ｏ３型の半導体記憶装置は、従来のＭＮＯＳ型
の半導体記憶装置と同様、窒化シリコン膜と極云１１の
酸化シリコン膜の界面、又は窒化シリコン膜バルク中に
分布するトラップに、半導体側から極薄の酸化シリコン
膜を介して行なわれる電荷のトンネリング注入と、その
蓄積により）・ランジスタのしきい値電圧（ｖｔｈ）を
変化させ、情報を記憶させるものであり、その記憶、・
′″５保持特１シ］′−の確保か最大の課題であり、窒
化シリコン膜上を熱酸化する場合の記憶保持特性の悪化
は実用」二の最大の問題となっている。
の半導体記憶装置と同様、窒化シリコン膜と極云１１の
酸化シリコン膜の界面、又は窒化シリコン膜バルク中に
分布するトラップに、半導体側から極薄の酸化シリコン
膜を介して行なわれる電荷のトンネリング注入と、その
蓄積により）・ランジスタのしきい値電圧（ｖｔｈ）を
変化させ、情報を記憶させるものであり、その記憶、・
′″５保持特１シ］′−の確保か最大の課題であり、窒
化シリコン膜上を熱酸化する場合の記憶保持特性の悪化
は実用」二の最大の問題となっている。
発明の１］的
本発明のしｌ的は、かかる問題に鑑み、ＭＩＪＯ３型電
界トランジスタからなる半導体記’ｌ・’′５装置にお
ける不揮発性能、特に記憶保持特性のすぐれた高性能を
実ｙｊ、するだめの半導体記ｔ−キ装置の製造方法を提
供することにある。
界トランジスタからなる半導体記’ｌ・’′５装置にお
ける不揮発性能、特に記憶保持特性のすぐれた高性能を
実ｙｊ、するだめの半導体記ｔ−キ装置の製造方法を提
供することにある。
発明の構成
本発明は、要約すると、−導電型半導基板面に第１の酸
化シリコン膜を形成する工ｆｌＡ、ｒＪＩＪ 記憶１の
酸化シリコン膜上に窒化シリコン膜を形成する工程、前
記窒化シリコン膜上に第２の酸化シリコン膜を形成し、
ついで、水素イオンを注入する工程をそなえた半導体記
憶装置の製造方法であり、これにより、安定性のずぐノ
Ｌ／こ記″ｊ、、：：：・保持特性を実肌することがで
きる。
化シリコン膜を形成する工ｆｌＡ、ｒＪＩＪ 記憶１の
酸化シリコン膜上に窒化シリコン膜を形成する工程、前
記窒化シリコン膜上に第２の酸化シリコン膜を形成し、
ついで、水素イオンを注入する工程をそなえた半導体記
憶装置の製造方法であり、これにより、安定性のずぐノ
Ｌ／こ記″ｊ、、：：：・保持特性を実肌することがで
きる。
実施例の説明
不発間者の研究によれば、窒化シリコン膜の熱酸化によ
る記憶保持性１勺−の悪化は、窒化ンリコ／膜中に含１
れる水素、！寺に５ｉ−Ｈ結合の含イｊ（１″ｌ−に関
係があり、Ｓ ｉ −Ｈ結合の多い窒化−シリコン膜は
９００ ’Ｃ以上の温度で熱酸化を行なうこＬ（でより
、５ｉ−Ｈ結合が少乃二く寿り、不安定なトシップが附
加増大され、記＋８″ｉ保持７１ＨＩｒ性の悪化がおこ
ることを見い出した。すなわち、窒化シリコンＢｌｊの
熱酸化による記憶１シ計Ｓ訪性の悪化日１、主に窒化シ
リコン膜形成の際の水素含有［（Ｘ：に大きく依存して
いることが明らかとなった。
る記憶保持性１勺−の悪化は、窒化ンリコ／膜中に含１
れる水素、！寺に５ｉ−Ｈ結合の含イｊ（１″ｌ−に関
係があり、Ｓ ｉ −Ｈ結合の多い窒化−シリコン膜は
９００ ’Ｃ以上の温度で熱酸化を行なうこＬ（でより
、５ｉ−Ｈ結合が少乃二く寿り、不安定なトシップが附
加増大され、記＋８″ｉ保持７１ＨＩｒ性の悪化がおこ
ることを見い出した。すなわち、窒化シリコンＢｌｊの
熱酸化による記憶１シ計Ｓ訪性の悪化日１、主に窒化シ
リコン膜形成の際の水素含有［（Ｘ：に大きく依存して
いることが明らかとなった。
本発明は、上記の事実に基ついてなされだものて、トン
ネリング媒体となりつるＮｉ鰯’、’ｆの第１の酸化シ
リコン膜上に窒化シリコン膜、続いて第２の酸化シリコ
ン膜を形成した後に、水素イオン’ｃ ｔＩＥ人するこ
とにより、優れた記憶気持特性を得ることができるもの
である。
ネリング媒体となりつるＮｉ鰯’、’ｆの第１の酸化シ
リコン膜上に窒化シリコン膜、続いて第２の酸化シリコ
ン膜を形成した後に、水素イオン’ｃ ｔＩＥ人するこ
とにより、優れた記憶気持特性を得ることができるもの
である。
次に本発明の具体的な実施例を図面を用いて説明する。
第１図は、本発明の製造方法の一実施例を示す工程順断
面図であり、まず第１図ａに示すようにＮ型のシリコン
基板１に、ソース領域２．ドレイン領域３を周知の選択
拡散技術で形成し、その選択拡散処理時に形成した二酸
化シリコン膜４の所定の部分を、既知のフォトエツチン
グで開孔した後、との開孔部分に２０に程度の薄い酸化
シリコン膜５を、８００ ’Ｃ１酸素雰囲気中で酸化処
理し「（ て、形成しで。
面図であり、まず第１図ａに示すようにＮ型のシリコン
基板１に、ソース領域２．ドレイン領域３を周知の選択
拡散技術で形成し、その選択拡散処理時に形成した二酸
化シリコン膜４の所定の部分を、既知のフォトエツチン
グで開孔した後、との開孔部分に２０に程度の薄い酸化
シリコン膜５を、８００ ’Ｃ１酸素雰囲気中で酸化処
理し「（ て、形成しで。
次いで、第１図すに示すように、酸化シリコン膜６上に
、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）の化学反
応にもとつく気相成長法によって、ＮＨ３／ＳｉＨ，＝
１ｏｏ 、７６０℃の条件下で窒化シリコンｊ摸６を約
２００’Ａ程度形成させる。
、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）の化学反
応にもとつく気相成長法によって、ＮＨ３／ＳｉＨ，＝
１ｏｏ 、７６０℃の条件下で窒化シリコンｊ摸６を約
２００’Ａ程度形成させる。
次いで、窒化シリコン膜６の上を９００ ’Ｃ１水蒸気
フｆ囲気中で約６０分酸化処理し、約２６１の酸化シリ
コン膜γを形成させる。
フｆ囲気中で約６０分酸化処理し、約２６１の酸化シリ
コン膜γを形成させる。
次いで、第１図Ｃに示すように、アルミニウム電極８を
通常の真空蒸着法により被着させる。
通常の真空蒸着法により被着させる。
次いで、第１図ｄに示すように、周知の気相成長法によ
り、酸化シリコン膜９を全１ｆｉｉに被７１後、水素イ
オン１０を全面に注入する。本実施例では水素イオンと
してＨ２″−イオンを用い、加速エネルギー１ｏＫｅｖ
、注入量６ Ｘ １０ ”’ｏｎ−２とした。さ゛らに
、注入イオンの活性化の７こめに、本実施例では４００
℃で約３０分、Ｎ２ちｊ２、囲気中て熱処ＪＴＩＩを行
なった。以上のようにして、第１図ｄに示すＰグ−ヤネ
ルアルミゲー） Ｍ ＯＮ ＯＳ Ｊ−ｑｌ！不揮発性
記・［・き、装置を作製することができる。
り、酸化シリコン膜９を全１ｆｉｉに被７１後、水素イ
オン１０を全面に注入する。本実施例では水素イオンと
してＨ２″−イオンを用い、加速エネルギー１ｏＫｅｖ
、注入量６ Ｘ １０ ”’ｏｎ−２とした。さ゛らに
、注入イオンの活性化の７こめに、本実施例では４００
℃で約３０分、Ｎ２ちｊ２、囲気中て熱処ＪＴＩＩを行
なった。以上のようにして、第１図ｄに示すＰグ−ヤネ
ルアルミゲー） Ｍ ＯＮ ＯＳ Ｊ−ｑｌ！不揮発性
記・［・き、装置を作製することができる。
第２図に、上述の実施例て？１）られだＭＯＮＯ３型半
導体記憶装置の記憶気持特性の一例を、従来例装置の特
性と対比して示す。イ」゛１冒１１１は１１：き込み消
去直後のしきい値電圧、縦軸はその時に蓄積された電荷
の減衰率（つＶｔｈ／ｅｏｇ ｔ 、 Ｖｔｈ ： Ｌ
きいイ１１′１電圧、ｔ：時間）を示している。この図
においてｉｒ］線の傾きが小さいほど記憶気持特性が優
れてい２゜ことを示している。第２図に示すように、不
発す１の製造方法により作製した半導体記憶装置の記憶
保持特性（直線１１）は、水素イオン注入を実施してい
ないＭＯＮＯ８型半導体記憶装置の記憶保持！Ｉを性（
直線１２）よりもはるかに優れ、まノこ、従来のアルミ
ゲーｈＭＮＯ３型半導体記憶装置のうち最も良い記′１
．Ｏ１保長特性（直線１３）と比較しても直線の傾きに
ほとんど差がなく、同程度の配憶能力を有するものを作
製することができた。
導体記憶装置の記憶気持特性の一例を、従来例装置の特
性と対比して示す。イ」゛１冒１１１は１１：き込み消
去直後のしきい値電圧、縦軸はその時に蓄積された電荷
の減衰率（つＶｔｈ／ｅｏｇ ｔ 、 Ｖｔｈ ： Ｌ
きいイ１１′１電圧、ｔ：時間）を示している。この図
においてｉｒ］線の傾きが小さいほど記憶気持特性が優
れてい２゜ことを示している。第２図に示すように、不
発す１の製造方法により作製した半導体記憶装置の記憶
保持特性（直線１１）は、水素イオン注入を実施してい
ないＭＯＮＯ８型半導体記憶装置の記憶保持！Ｉを性（
直線１２）よりもはるかに優れ、まノこ、従来のアルミ
ゲーｈＭＮＯ３型半導体記憶装置のうち最も良い記′１
．Ｏ１保長特性（直線１３）と比較しても直線の傾きに
ほとんど差がなく、同程度の配憶能力を有するものを作
製することができた。
本実施例では、Ｎ型基板を用い、Ｐチャネル型半導体記
憶装置を形成する場合について説明を行なってきたが、
ｎチャネル型ＭＯＮｑＳ構造でも使用てきることはもち
ろんてあり、１だゲート電極としてポリノリコン等の高
融点金属を用いてもよいことは言う才でもない。
憶装置を形成する場合について説明を行なってきたが、
ｎチャネル型ＭＯＮｑＳ構造でも使用てきることはもち
ろんてあり、１だゲート電極としてポリノリコン等の高
融点金属を用いてもよいことは言う才でもない。
発明の効果
本発明の方法によれば、ＭＯＮＯ３型半導体記憶装置の
製造方法において、窒化シリコン膜上に酸化シリコンｊ
摸を形成した後に、水素イオン注入を行なうことにより
、記憶保持特性の優れた半導体記憶装置を作製すること
ができ、ＭＯＮＯ３型半導体配・１α装置の高性能化に
大きく寄力するものである。
製造方法において、窒化シリコン膜上に酸化シリコンｊ
摸を形成した後に、水素イオン注入を行なうことにより
、記憶保持特性の優れた半導体記憶装置を作製すること
ができ、ＭＯＮＯ３型半導体配・１α装置の高性能化に
大きく寄力するものである。
第１図ａ −ｄ ｔ（Ｊ本発明゛実砲例の工＋’ｌ′１
ｌｌｌ’を断面図、第２図は特性図である。 １・・・・・・Ｎ型シリコン基板、２，３・・・ソース
↓・よびドレイン領域、４，６−・−・・酸化シリコン
膜、６・・−・・・窒化シリコン膜、７・・・−・酸化
シリコン膜、８・・・・−アルミニウム電極、９・・・
−酸化シリコン膜、１０・・・−水素イオン。 代理人の氏名 弁理士 中 尾 敏 男 は妙）１名第
１図 ２ ．５’、３ 第１図 ル↓↓↓ル↓↓↓↓↓↓↓↓−１０ ２５３
ｌｌｌ’を断面図、第２図は特性図である。 １・・・・・・Ｎ型シリコン基板、２，３・・・ソース
↓・よびドレイン領域、４，６−・−・・酸化シリコン
膜、６・・−・・・窒化シリコン膜、７・・・−・酸化
シリコン膜、８・・・・−アルミニウム電極、９・・・
−酸化シリコン膜、１０・・・−水素イオン。 代理人の氏名 弁理士 中 尾 敏 男 は妙）１名第
１図 ２ ．５’、３ 第１図 ル↓↓↓ル↓↓↓↓↓↓↓↓−１０ ２５３
Claims (1)
- 一導電型半導体基板面に、第１の酸化シリコン膜を選択
形成する工程、前記第１の酸化シリコン膜上に窒化シリ
コン膜を形成する工程、前記窒化シリコン膜上に第２の
酸化シリコン膜を形成した後に、水素イオンを注入する
工程をそなえた半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165558A JPS6057674A (ja) | 1983-09-08 | 1983-09-08 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165558A JPS6057674A (ja) | 1983-09-08 | 1983-09-08 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057674A true JPS6057674A (ja) | 1985-04-03 |
| JPH0422031B2 JPH0422031B2 (ja) | 1992-04-15 |
Family
ID=15814639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165558A Granted JPS6057674A (ja) | 1983-09-08 | 1983-09-08 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057674A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6136976A (ja) * | 1984-07-30 | 1986-02-21 | Matsushita Electronics Corp | 半導体記憶装置の製造方法 |
| JPH0319286A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| KR100490293B1 (ko) * | 2000-12-08 | 2005-05-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100691960B1 (ko) | 2004-12-30 | 2007-03-09 | 동부일렉트로닉스 주식회사 | 소노스 소자 제조 방법 |
-
1983
- 1983-09-08 JP JP58165558A patent/JPS6057674A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6136976A (ja) * | 1984-07-30 | 1986-02-21 | Matsushita Electronics Corp | 半導体記憶装置の製造方法 |
| JPH0319286A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| KR100490293B1 (ko) * | 2000-12-08 | 2005-05-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100691960B1 (ko) | 2004-12-30 | 2007-03-09 | 동부일렉트로닉스 주식회사 | 소노스 소자 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422031B2 (ja) | 1992-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2551595B2 (ja) | 半導体不揮発性メモリ素子 | |
| JPH10189780A (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| JPS5834978A (ja) | 半導体記憶装置 | |
| JPS6057674A (ja) | 半導体記憶装置の製造方法 | |
| Lin et al. | Low-temperature polycrystalline silicon thin-film flash memory with hafnium silicate | |
| JP3288796B2 (ja) | 半導体装置 | |
| JPS6136976A (ja) | 半導体記憶装置の製造方法 | |
| JPS6060770A (ja) | 半導体記憶装置 | |
| JPS603159A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS6059779A (ja) | 半導体記憶装置の製造方法 | |
| JP2649511B2 (ja) | 半導体記憶装置 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| JP3272007B2 (ja) | 電荷トラップ膜の製造方法 | |
| JPS61288471A (ja) | 半導体記憶装置の製造方法 | |
| JPH05206412A (ja) | 半導体メモリー装置およびその作製方法 | |
| JPS6357945B2 (ja) | ||
| JPH0334672B2 (ja) | ||
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPS6224673A (ja) | 半導体記憶装置の製造方法 | |
| JPH02114568A (ja) | 不揮発性記憶装置の製造方法 | |
| JPH0341775A (ja) | 半導体記憶装置の製造方法 | |
| JPS61290771A (ja) | 半導体記憶装置の製造方法 | |
| JPH05198821A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPS6197867A (ja) | 半導体記憶装置の製造方法 |