JPH0259631B2 - - Google Patents
Info
- Publication number
- JPH0259631B2 JPH0259631B2 JP58168897A JP16889783A JPH0259631B2 JP H0259631 B2 JPH0259631 B2 JP H0259631B2 JP 58168897 A JP58168897 A JP 58168897A JP 16889783 A JP16889783 A JP 16889783A JP H0259631 B2 JPH0259631 B2 JP H0259631B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- oxide film
- silicon oxide
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
Landscapes
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はMONOS（金属−酸化シリコン膜−窒
化シリコン膜−酸化シリコン膜−半導体）型電界
効果トランジスタ構造の半導体記憶装置で、不揮
発性能、特に記憶保持特性のすぐれた高性能の半
導体記憶装置を実現することのできる、同装置の
製造方法に関するものである。
化シリコン膜−酸化シリコン膜−半導体）型電界
効果トランジスタ構造の半導体記憶装置で、不揮
発性能、特に記憶保持特性のすぐれた高性能の半
導体記憶装置を実現することのできる、同装置の
製造方法に関するものである。
従来例の構成とその問題点
従来、半導体記憶装置の１つとして、薄い酸化
シリコン膜上に窒化シリコン膜を成長させ、その
上に金属電極を形成したMNOS（金属−窒化シリ
コン膜−酸化シリコン膜−半導体）構造の電界効
果型半導体装置がよく知られている。近年、この
MNOS型半導体記憶装置のプログラム電圧の低
電圧化を実現するために、窒化シリコン膜−酸化
シリコン膜よりなるゲート絶縁膜のうち窒化シリ
コン膜を薄膜化すると同時に、同窒化シリコン膜
の表面を熱酸化して薄い酸化シリコン膜を形成し
たもの、すなわち、前記窒化シリコン膜上にも酸
化シリコン膜を有するMONOS（金属−酸化シリ
コン膜−窒化シリコン膜−酸化シリコン膜−半導
体）構造の半導体記憶装置が知られている。
シリコン膜上に窒化シリコン膜を成長させ、その
上に金属電極を形成したMNOS（金属−窒化シリ
コン膜−酸化シリコン膜−半導体）構造の電界効
果型半導体装置がよく知られている。近年、この
MNOS型半導体記憶装置のプログラム電圧の低
電圧化を実現するために、窒化シリコン膜−酸化
シリコン膜よりなるゲート絶縁膜のうち窒化シリ
コン膜を薄膜化すると同時に、同窒化シリコン膜
の表面を熱酸化して薄い酸化シリコン膜を形成し
たもの、すなわち、前記窒化シリコン膜上にも酸
化シリコン膜を有するMONOS（金属−酸化シリ
コン膜−窒化シリコン膜−酸化シリコン膜−半導
体）構造の半導体記憶装置が知られている。
しかしながら、このMONOS構造の製造方法
において、窒化シリコン膜を熱酸化する際には、
通常、900℃以上の高温を必要とするので、この
過程で、窒化シリコンの膜質の変化が起こり、メ
モリ特性、特に記憶保持特性の悪化をまねく問題
点を有していた。
において、窒化シリコン膜を熱酸化する際には、
通常、900℃以上の高温を必要とするので、この
過程で、窒化シリコンの膜質の変化が起こり、メ
モリ特性、特に記憶保持特性の悪化をまねく問題
点を有していた。
MONOS型の半導体記憶装置は、従来の
MNOS型の半導体記憶装置と同様、窒化シリコ
ン膜と半導体側の極薄の酸化シリコン膜との界
面、又は窒化シリコン膜バルク中に分布するトラ
ツプに、半導体側から極薄の酸化シリコン膜を介
して行なわれる電荷のトンネリング注入と、その
蓄積によりトランジスタのしきい値電圧（Vth）
を変化させ、情報を記憶させるものであり、その
記憶保持特性の確保が最大の課題であり、窒化シ
リコン膜上を熱酸化する場合の記憶保持特性の悪
化は、実用上の最大の問題となつている。
MNOS型の半導体記憶装置と同様、窒化シリコ
ン膜と半導体側の極薄の酸化シリコン膜との界
面、又は窒化シリコン膜バルク中に分布するトラ
ツプに、半導体側から極薄の酸化シリコン膜を介
して行なわれる電荷のトンネリング注入と、その
蓄積によりトランジスタのしきい値電圧（Vth）
を変化させ、情報を記憶させるものであり、その
記憶保持特性の確保が最大の課題であり、窒化シ
リコン膜上を熱酸化する場合の記憶保持特性の悪
化は、実用上の最大の問題となつている。
発明の目的
本発明の目的は、かかる問題に鑑み、
MONOS型電界効果トランジスタ構造の半導体
記憶装置における不揮発性能を低下させることの
ない製造方法を提供するもので、特に記憶保持特
性のすぐれた高性能の半導体記憶装置を実現する
ための窒化シリコン膜、酸化シリコン膜の形成方
法を改善することにある。
MONOS型電界効果トランジスタ構造の半導体
記憶装置における不揮発性能を低下させることの
ない製造方法を提供するもので、特に記憶保持特
性のすぐれた高性能の半導体記憶装置を実現する
ための窒化シリコン膜、酸化シリコン膜の形成方
法を改善することにある。
発明の構成
上記目的を達成するために、本発明は窒化シリ
コン膜、酸化シリコン膜でなるゲート絶縁膜を形
成させる際に、水素含有量の異なる窒化シリコン
膜を積層または連続的に形成し、水素含有量の少
ない最表部の窒化シリコン膜を熱酸化させること
を特徴とするものである。これにより、記憶保持
特性の変化がほとんどなくなる。
コン膜、酸化シリコン膜でなるゲート絶縁膜を形
成させる際に、水素含有量の異なる窒化シリコン
膜を積層または連続的に形成し、水素含有量の少
ない最表部の窒化シリコン膜を熱酸化させること
を特徴とするものである。これにより、記憶保持
特性の変化がほとんどなくなる。
実施例の説明
窒化シリコン膜の熱酸化による記憶保持特性の
悪化は、窒化シリコン膜中に含まれる水素、特に
Si−Ｈ結合の含有量に関係があり、Si−Ｈ結合の
多い窒化シリコン膜は900℃以上の温度で熱酸化
を行なうことにより、Si−Ｈ結合が少なくなり不
安定なトラツプが附加増大され、記憶保持特性の
悪化が顕著におこる他方、Si−Ｈ結合の少ない窒
化シリコン膜は、900℃以上の温度で熱酸化を行
なつても、前記不安定なトラツプの生成がほとん
どないので、記憶保持特性の変化が少ない。
悪化は、窒化シリコン膜中に含まれる水素、特に
Si−Ｈ結合の含有量に関係があり、Si−Ｈ結合の
多い窒化シリコン膜は900℃以上の温度で熱酸化
を行なうことにより、Si−Ｈ結合が少なくなり不
安定なトラツプが附加増大され、記憶保持特性の
悪化が顕著におこる他方、Si−Ｈ結合の少ない窒
化シリコン膜は、900℃以上の温度で熱酸化を行
なつても、前記不安定なトラツプの生成がほとん
どないので、記憶保持特性の変化が少ない。
さらに、窒化シリコン膜中の水素含有量は、シ
ランとアンモニアを用いる気相成長の際の温度に
強く依存し、 (1) 成長温度が高いほど全水素含有量、およびSi
−Ｈ結合が少なくなる傾向にあり、経験による
と、例えば700℃で約８％、900℃で約６％程度
である。
ランとアンモニアを用いる気相成長の際の温度に
強く依存し、 (1) 成長温度が高いほど全水素含有量、およびSi
−Ｈ結合が少なくなる傾向にあり、経験による
と、例えば700℃で約８％、900℃で約６％程度
である。
(2) 成長温度が900℃以上になるとSi−Ｈ結合は、
ほとんど存在しなくなる。
ほとんど存在しなくなる。
本発明は、上記の事実に基づきなされたもので
薄い酸化シリコン膜上に、比較的低温（700〜900
℃）でSi−Ｈ結合の多い第１層窒化シリコン膜を
形成させ、次いでこの第１層窒化シリコン膜上に
高温（900〜1000℃）でSi−Ｈ結合の少ない第２
層窒化シリコン膜を積層させることにより、第２
層目の成長時に、第１層目の窒化シリコン膜が高
温処理され、有効なトラツプを生じさせることが
できる。
薄い酸化シリコン膜上に、比較的低温（700〜900
℃）でSi−Ｈ結合の多い第１層窒化シリコン膜を
形成させ、次いでこの第１層窒化シリコン膜上に
高温（900〜1000℃）でSi−Ｈ結合の少ない第２
層窒化シリコン膜を積層させることにより、第２
層目の成長時に、第１層目の窒化シリコン膜が高
温処理され、有効なトラツプを生じさせることが
できる。
そして、これにより、MONOSの記憶特性と
して必要なしきい値電圧の窓の大きさ（ΔVth）
を適当に大きくとることができる。また、こうし
て、窒化シリコン膜を形成後、第２層窒化シリコ
ン膜の表面を熱酸化しても、記憶保持特性はほと
んど悪化しないことが見い出された。
して必要なしきい値電圧の窓の大きさ（ΔVth）
を適当に大きくとることができる。また、こうし
て、窒化シリコン膜を形成後、第２層窒化シリコ
ン膜の表面を熱酸化しても、記憶保持特性はほと
んど悪化しないことが見い出された。
次に本発明の具体的な実施例を図面を用いて説
明する。
明する。
第１図は、本発明の製造方法の一実施例を示す
図であり、まず第１図ａに示すようにＮ型のシリ
コン基板１に、ソース領域２、ドレイン領域３を
周知の選択拡散技術で形成し、選択拡散時に形成
した酸化シリコン膜４の所定の部分を、通常のフ
オトエツチング技法で開孔した後、この開孔部分
に20Å程度の薄い酸化シリコン膜５を、800℃酸
素雰囲気中での基板の熱酸化処理によつて形成し
た。
図であり、まず第１図ａに示すようにＮ型のシリ
コン基板１に、ソース領域２、ドレイン領域３を
周知の選択拡散技術で形成し、選択拡散時に形成
した酸化シリコン膜４の所定の部分を、通常のフ
オトエツチング技法で開孔した後、この開孔部分
に20Å程度の薄い酸化シリコン膜５を、800℃酸
素雰囲気中での基板の熱酸化処理によつて形成し
た。
次いで、第１図ｂに示すように、酸化シリコン
膜５上に、シラン（SiH4）とアンモニア（NH3）
の化学反応にもとづく気相成長法によつて、
NH3／SiH4＝100、750℃の条件下で窒化シリコ
ン膜６を50Å程形成させる。さらに引き続き窒化
シリコン膜６上に、NH3／SiH4＝1000、950℃の
条件下で気相成長法により窒化シリコン膜７を約
200Å形成させる。
膜５上に、シラン（SiH4）とアンモニア（NH3）
の化学反応にもとづく気相成長法によつて、
NH3／SiH4＝100、750℃の条件下で窒化シリコ
ン膜６を50Å程形成させる。さらに引き続き窒化
シリコン膜６上に、NH3／SiH4＝1000、950℃の
条件下で気相成長法により窒化シリコン膜７を約
200Å形成させる。
次いで、窒化シリコン膜７の上を900℃、水蒸
気雰囲気中で約60分熱処理して酸化し、約25Åの
酸化シリコン膜８を形成させる。
気雰囲気中で約60分熱処理して酸化し、約25Åの
酸化シリコン膜８を形成させる。
さらに、第１図ｃに示すように、アルミニウム
電極９を、通常の真空蒸着法により被着させた。
電極９を、通常の真空蒸着法により被着させた。
以下、通常のMOSプロセスに従つてMONOS
型半導体記憶装置を形成した。
型半導体記憶装置を形成した。
以上の工程によつて得られたMONOS型半導
体記憶装置の記憶保持特性の一例を第２図に示
す。横軸は書き込み消去直後のしきい値電圧、縦
軸はその時に蓄積された電荷の減衰率（∂Vth／
logt；Vth：しきい値電圧、ｔ：時間）を示して
いる。この図において直線の傾きが小さいほど記
憶保持特性が優れていることを示している。第２
図に示すように本発明の製造方法により作製した
半導体記憶装置の記憶保持特性（直線１０）は、
従来のAlゲートMNOS型半導体記憶装置のうち
最も良い記憶保持特性（直線１１）と比較して
も、直線の傾きにほとんど差がなく、同程度の記
憶能力を有するものを作製することができた。
体記憶装置の記憶保持特性の一例を第２図に示
す。横軸は書き込み消去直後のしきい値電圧、縦
軸はその時に蓄積された電荷の減衰率（∂Vth／
logt；Vth：しきい値電圧、ｔ：時間）を示して
いる。この図において直線の傾きが小さいほど記
憶保持特性が優れていることを示している。第２
図に示すように本発明の製造方法により作製した
半導体記憶装置の記憶保持特性（直線１０）は、
従来のAlゲートMNOS型半導体記憶装置のうち
最も良い記憶保持特性（直線１１）と比較して
も、直線の傾きにほとんど差がなく、同程度の記
憶能力を有するものを作製することができた。
本実施例以外に種々の水素含有量をもつ窒化シ
リコン膜について検討した結果、気相成長温度
700〜900℃の比較的低温の条件下で成長した窒化
シリコン膜上に、900〜1000℃の高温の条件下で
成長した窒化シリコン膜を積層させることによ
り、本発明の効果が十分発揮できることがわかつ
た。また、本発明の他の実施例として、厚さ方向
で水素含有量を連続的に変え、基板シリコン側で
Si−Ｈ結合が多く、ゲート電極側でSi−Ｈ結合の
少ない窒化シリコン膜を用いたものでも、同様の
結果が得られた。
リコン膜について検討した結果、気相成長温度
700〜900℃の比較的低温の条件下で成長した窒化
シリコン膜上に、900〜1000℃の高温の条件下で
成長した窒化シリコン膜を積層させることによ
り、本発明の効果が十分発揮できることがわかつ
た。また、本発明の他の実施例として、厚さ方向
で水素含有量を連続的に変え、基板シリコン側で
Si−Ｈ結合が多く、ゲート電極側でSi−Ｈ結合の
少ない窒化シリコン膜を用いたものでも、同様の
結果が得られた。
本実施例では、Ｎ型基板を用い、Ｐチヤネル型
半導体記憶装置を形成する場合について説明を行
なつてきたが、ｎチヤネル型MONOSでも使用
できることはもちろんであり、又ゲート電極とし
てポリシリコン等の高融点電極材料を用いてよい
ことは言うまでもない。
半導体記憶装置を形成する場合について説明を行
なつてきたが、ｎチヤネル型MONOSでも使用
できることはもちろんであり、又ゲート電極とし
てポリシリコン等の高融点電極材料を用いてよい
ことは言うまでもない。
発明の効果
以上のように、本発明はMONOS型半導体記
憶装置の製造方法において、ゲート絶縁膜である
窒化シリコン膜を形成させる際に、比較的低温
（700〜900℃）の条件下の気相成長法で窒化シリ
コン膜を形成させ、さらにこの窒化シリコン膜上
に、高温（900〜1000℃）の条件下の気相成長法
で窒化シリコン膜を形成させて、水素含有量の異
なる窒化シリコン膜を積層させることにより、記
憶保持特性の悪化のない優れた半導体記憶装置を
作製することができ、MONOS型半導体記憶装
置の高性能化に大きく寄与するものである。
憶装置の製造方法において、ゲート絶縁膜である
窒化シリコン膜を形成させる際に、比較的低温
（700〜900℃）の条件下の気相成長法で窒化シリ
コン膜を形成させ、さらにこの窒化シリコン膜上
に、高温（900〜1000℃）の条件下の気相成長法
で窒化シリコン膜を形成させて、水素含有量の異
なる窒化シリコン膜を積層させることにより、記
憶保持特性の悪化のない優れた半導体記憶装置を
作製することができ、MONOS型半導体記憶装
置の高性能化に大きく寄与するものである。
第１図ａ〜ｃは本発明の一実施例を示す工程断
面図、第２図は、本発明の効果を説明するための
特性図である。 １……Ｎ型シリコン基板、２，３……ソースお
よびドレイン領域、４，５……酸化シリコン膜、
６，７……窒化シリコン膜、８……窒化シリコン
膜、９……アルミニウム電極。
面図、第２図は、本発明の効果を説明するための
特性図である。 １……Ｎ型シリコン基板、２，３……ソースお
よびドレイン領域、４，５……酸化シリコン膜、
６，７……窒化シリコン膜、８……窒化シリコン
膜、９……アルミニウム電極。
Claims (1)
- 【特許請求の範囲】 １ 一導電型半導体基板面に、極薄の第１の酸化
シリコン膜を形成する工程と、前記第１の酸化シ
リコン膜上に、厚さ方向で水素含有量の異なる窒
化シリコン膜を積層または連続的に形成する工程
と、前記窒化シリコン膜上に第２の酸化シリコン
膜を形成する工程と、前記第２の酸化シリコン膜
上に電界効果型ゲート電極を被着する工程とをそ
なえた半導体記憶装置の製造方法。 ２ 窒化シリコン膜の形成工程がシリコン化合物
とアンモニアとにより、700〜900℃および900〜
1000℃の温度条件下で二段階に気相成長される特
許請求範囲第１項記載の半導体記憶装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168897A JPS6059779A (ja) | 1983-09-13 | 1983-09-13 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168897A JPS6059779A (ja) | 1983-09-13 | 1983-09-13 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059779A JPS6059779A (ja) | 1985-04-06 |
| JPH0259631B2 true JPH0259631B2 (ja) | 1990-12-13 |
Family
ID=15876589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168897A Granted JPS6059779A (ja) | 1983-09-13 | 1983-09-13 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059779A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222876A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP4590744B2 (ja) * | 2001-01-25 | 2010-12-01 | ソニー株式会社 | 不揮発性半導体記憶素子及びその製造方法 |
| JP4734799B2 (ja) * | 2001-08-24 | 2011-07-27 | ソニー株式会社 | 不揮発性半導体メモリ装置の製造方法 |
| US8344446B2 (en) | 2006-12-15 | 2013-01-01 | Nec Corporation | Nonvolatile storage device and method for manufacturing the same in which insulating film is located between first and second impurity diffusion regions but absent on first impurity diffusion region |
-
1983
- 1983-09-13 JP JP58168897A patent/JPS6059779A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6059779A (ja) | 1985-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11784243B2 (en) | Oxide-nitride-oxide stack having multiple oxynitride layers | |
| US9349877B1 (en) | Nitridation oxidation of tunneling layer for improved SONOS speed and retention | |
| US20080093661A1 (en) | Non-volatile memory device having a charge trapping layer and method for fabricating the same | |
| CN111180525B (zh) | 具有多个氮氧化物层的氧化物氮化物氧化物堆栈 | |
| JP2004235519A (ja) | 不揮発性半導体記憶装置 | |
| JP4617574B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7163860B1 (en) | Method of formation of gate stack spacer and charge storage materials having reduced hydrogen content in charge trapping dielectric flash memory device | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPS6320387B2 (ja) | ||
| JPH0259631B2 (ja) | ||
| JPH0259632B2 (ja) | ||
| JPH0422031B2 (ja) | ||
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JPH07297182A (ja) | ＳｉＮ系絶縁膜の形成方法 | |
| JPH0334672B2 (ja) | ||
| US20050064109A1 (en) | Method of forming an ultrathin nitride/oxide stack as a gate dielectric | |
| JPS61288471A (ja) | 半導体記憶装置の製造方法 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JP2718931B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH05198821A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH0195562A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS61287274A (ja) | 半導体記憶装置の製造方法 | |
| JPS5898976A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS61290771A (ja) | 半導体記憶装置の製造方法 |