JPS6055669A - 不揮発性半導体メモリ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は不揮発性半導体メモリ素子に関し、殊に一般に
言われるゲート絶縁膜部分乃至ゲート電極下の絶縁構造
領域中にに特徴的な構成を施した不揮発性半導体メモリ
素子に関する。

不揮発性半導体メモリ素子の代表的なものの一つに、Ｍ
ＮＱＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏｗｉｄｅ−８
ｗ＋１ｃｏｎｄｕｃｔｏｒ）型の記憶素子がある。中で
も代表的なものとして電界効果トランジスタ型のものを
示すと第１図示のようになる。

これに就き説明すると、本素子では、シリコン窒化膜３
中のトラップ４に、シリコン基板ｌから薄いシリコン酸
化膜２を介してトンネリング機構により電荷を選択的に
注入、トラップするようにし、該トラップに電荷が蓄積
されている時とそうでない時とで本メモリ素子のトラン
ジスタとしての閾値電圧が変化することを情報の記憶に
利用しており、従って、その記憶トラップ４から、一方
の論理値に対応する情報としての蓄積電荷が何等かの不
測の要因により消失しない限り、当該情報は不揮発的に
記憶され続けることになる。尚、本素子は電界効果トラ
ンジスタ型であるので、チャネル形成領域を挟んでソー
ス、ドレイン領域５゜６が設けられるが、ここではゲー
ト７の下の絶縁膜領域乃至絶縁構造領域領域（２，３）
に就き考察するのでこれらに就いては説明を省略する。

然して先ず、従来のこの種の記憶素子の欠点はその書き
込み／消去電圧で、図示のようなＭＮＯ５型電界効果ト
ランジスタの閾値電圧ｖｔｈを変化させるために必要な
書き込み／消去電圧は一般に２０Ｖ前後に昇り、従って
、これを集積したＬＳＩの高速′化、低電圧化はかなり
困難であった。

また、この種のＭＮＯ９ＮＯ９型メモリ素子上記のよう
にゲート下絶縁構造領域にあってシリコン窒化膜３中の
トラップに電荷を蓄積することにより情報を記憶するた
め、記憶素子としての性能は当該シリコン窒化膜３の性
能に大きく依存するが、現在においても尚、このような
シリコン窒化膜中のトラップ濃度を制御することは困難
であり、設計性に乏しい欠点があった。

更に、シリコンノ、（板ｌに接する絶縁膜２は比較的禁
制帯幅の大きなシリコン酸化膜であるため、このことも
書き込み／消去電圧を大きくする要因の一つとなってい
た。それに、このシリコン酸化膜２は当該ｔＭき込み／
消去時にその中を正孔が流れる場合、特に劣化が速いと
いう欠点も持っていた。

本発明はこのような従来のＭＮＯ５型メモリ素子の欠点
を解消し、高速低電圧で書き込み／消去の行１　〜 なんる不揮発性半導体メモリ素子を提供せんとして成さ
れたものである。

第２図は本発明による不揮発性半導体メモリ素子の原理
的乃至基本的な一実施例の概略構成を示している。本実
施例は、基本的なキャパシタ構造を採って示されていて
、その基本構造自体は先に従来例として述べた第１図示
トランジスタ中に見られるＭＮＯ９型構造に類似して見
えるが実はかなり異なり、一般にはゲートと呼ばれる導
電性電極７の下絶縁構造領域１０中に特徴を有するもの
となっている。

即チ、シリコン基板乃至第一のシリコン領域ｌに対して
、その上に構成されるゲート下絶縁構造領域ｌＯを、製
法を異ならせる等で特性を異ならせた第一、第二のシリ
コン窒化膜３１，３２、及び第二シリコン窒化膜３２の
更に上層に配したシリコン酸化膜８、の三層絶縁膜構造
〒構成したのである。

第一絶縁膜としての第一のシリコン窒化膜３１は、シリ
コン基板乃至第一のシリコン領域１を直接に窒化するか
、ないしは当該第一のシリコン領域ｌの」二に薄い酸化
層を形成し、これを直接窒化工程に入れるかすることに
より得ることができ、アンモニアないしは窒素を含む雰
囲気中で直接熱窒化を行なっても得られるし、アンモニ
アないしは窒素プラズマ中で直接窒化することによって
も得ることができる。

このようにして、直接窒化工程により形成されたシリコ
ン酸化−窒化膜、ないしはシリコン窒化膜は、従来のＣ
ＶＤ（化学蒸着法）により得られた窒化膜に比べてピン
ホールの問題がなく、均一性や膜厚の制御性も良いとい
う長所を有している。また、シリコンとの界面特性も、
熱酸化によるシリコン酸化膜−界面と同程度に良好なも
のが得られる。

このように優れている直接窒化によるシリコン窒化膜な
いしはシリコン酸化−窒化膜は、またその禁制帯幅が５
．１ｅＶで、先に述べた従来のＭＮＯ８構造に用いられ
ているシリコン酸化膜の８ｅＶに比しかなり小さく、そ
のため、第２図示のように本発明の素子においては、第
一のシリコン領域ｌからのキャリア注入が従来例に比し
容易に成されるであろうことが示唆される。

この点に就き具体的な実験例を挙げて説明すると、第３
図は略Ｃ００５■ｌφのＡＩ電極を介してｎ型シリコン
基板にに形成されたｘＩＳ型ダイオードのＶ−Ｉ特性を
示している。膜厚が３３人のシリコン熱酸化膜を用いた
素子のＶ−Ｉ特性Ａよりも、この酸化膜を１１５０℃で
３０分間熱窒化したシリコン酸化−窒化膜を用いた素子
のＶ−Ｉ特性Ｂの方が、高電圧領域で電流が一桁大きく
、低電圧領域では熱酸化膜のそれと余り変わらないこと
が分る。

従って、本図は、実験例Ｂの方が膜厚が４？Ａと厚くな
っているにも係らず、高速書き込みが可能で、然もその
保持特性は従来例のそれと余り変わらないことを示して
いる。これは結局、本発明の素子のこの点における有効
性を指摘している。

同様に、シリコンを１１５０℃、アンモニア中で８０分
、直接に熱窒化して得られたシリコン窒化膜は、同図Ｃ
に示すように、膜厚がやはり４１Ａと厚くなっているに
も係らず、更にもう一桁大きな電流を流すことができ、
更なる高速書き込みが可能であることを示している。

このシリコン窒化膜ないしはシリコン酸化−窒化膜３１
の上に、今度は通常のＣｖＤにより、三層絶縁膜構造中
の第二の絶縁膜としての第二のシリコン窒化膜３２を形
成する。この第二のシリコン窒化１９３２４１　アンモ
ニア−シラン系、アンモニアージグロルシラン系によっ
て気相成長させることにより得ることができる。

本発明において、上記のように製法の異なる第二の窒化
膜３２を第一の窒化膜３１」二に形成する理由は次の通
りである。

即ち、本発明においては、」１記のように、書き込み速
度向上のためにシリコン酸化膜に代えてシリコン窒化膜
を用いるのであるが、第一のシリコン領域１に対して直
接にＣＶＤによりシリコン窒化膜を伺す構造ではシリコ
ン表面の特性を制御することが困難である。これに対し
て、上述したように、シリコン基板に対して直接熱窒化
により作成したシリコン窒化膜３１は、シリコン基板表
面に対する界面特性の制御性が良く、当該界面は通常の
ＭＯＳＦＥＴに用いられるシリコン熱酸化膜−シリコン
界面と同程度に良好なものとなり、然も直接窒化シリコ
ン窒化膜はＣｖＤに比べ膜厚の均一性にも優れるという
長所を有している。そのため、この優れた特性を持つ直
接窒化シリコン窒化膜３１の上に第二の窒化膜３２をＣ
ＶＤにより馴染み良く形成すれば、シリコン基板−１二
に直接にＣＶＤシリコン窒化膜を形成する際の不都合が
取除かれるのみならず、特性的に更に望ましい結果が得
られることになる。

本発明においては、次いで第二のシリコン窒化膜３２の
上面を熱酸化して、第三の絶縁膜としてのシリコン酸化
膜８を形成する。このようにすると、当該熱酸化膜８と
その下のＣＶＤシリコン窒化膜３２の界面近傍にはメモ
リ作用に寄与するトラップが多量に形成される。この点
に就き、第４図示の実験結果を元に説明する。

化膜上に第二のシリコン酸化膜（本発明における酸化膜
８相当）を成長させた構造において、シリコン窒化膜の
酸化割合γの関数として最大メモリウィンドを示したも
のである。この最大メモリウィンドは絶縁膜に蓄積でき
る電荷量に対応し、次式で示すことができる。

ΔＶＦＢ、ｍａｘ＝（ｑＮｔ／　２　εＮ）　・ｔＨ×
（（ｌ−γ）＋２αβγ（１−γ） ＋（２αβγＮｏｎ／ｉｔす） ・　・　・　・　・　・　（１） ΔＶＦＢ、ＩＩＢ！　：　最大メモリウィンドＮｔ＝　
シリコン窒化膜中のトラップ濃度（ｃｍ−”）Ｎｏｎ：
　第７−の酸化１模／シリコン窒化膜界面Ｉ・ラップ密
度（ｃｍ−’） γ：　シリコン空化膜酸化割合 εＮ＝　シリコン窒化膜誘電率 第４図８１算例に用いた数値； α＝１．６．β＝２゜ ８ Ｎｔ＝　８ＸｌＯ（ｃｍ−”） εＮ　＝　７．Ｂε０；ε０＝真空誘電率第４図中、実
線は先の（１）式に沿い前記数ｆ白を元にＮｏｎをパラ
メータとして計算したもので、同図から顕かなように、
実験値は Ｎｏｎ　＝１．６　ＸＩＯ”　（ｃｍ”　）の計算値に
良く一致している。そして、このことは、シリコン窒化
膜の熱酸化によって得られるシリコン酸化膜−シリコン
窒化膜界面に、メモリ作用に寄与するトラップが多量に
発生することを顕かに示している。ちなみに、 Ｈｏｎ＝０ の場合、即ち熱酸化シリコン膜を新たに形成しな□い場
合には最大メモリウィンドは極めて小さいこ１ とが分り、この点から逆に、新たに発生するトラップが
以下にメモリ作用に大きく貢献しているかが分かる。シ
リコン酸化膜の熱酸化によって発生する密度 Ｍａｎ　＝１．８　ＸＩＱ”　（ｃｒ　）のトラップが
メモリ作用を決定していると言って良い。

従って、本発明の構成によれば、シリコン窒化ｌ 膜３２上に形成されたシリコン酸化膜８と当該シリコン
窒化膜３２の界面近傍のトラップによりメモリ特性が定
まるので、従来のＮＮＯ３素子において薄膜化に際して
の制限となっていた、シリコン窒化膜中のキャリアの捕
獲距離による制約（Ｈａ鵬ｐｔｏｎらの文献：　Ｔｅｃ
ｈｎｉｃａｌ　Ｄｉｇｅｓｔ、　Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ　Ｅｌｅｃ−ｔｏｒｏｎ口ｅｖｉｃｅ　Ｍｅｅｔ
ｉｎｇ、　Ｐ、３７４　；１９７９によればシリコン窒
化膜薄膜化の限界は電子の捕獲距離よりも長い正孔の捕
獲距離の二倍であり、　１９ＯＡが下限イ１１とされて
いた）を取除くことができ、シリコン窒化膜の薄膜化を
進めてメモリ素子の低電圧化、高速化を図ることができ
る。また、シリコン窒化膜を酸化することによって得ら
れ、シリコン作用を決定するトラップ密度は、酸化時間
及びシリコン窒化膜Ｈに係らず一定となるので、本発明
素子における設計性は極めて良好である。

更に、シリコンに接してシリコン酸化膜よりも禁制帯幅
が小さく、キャリアを流し易いシリコン窒化膜が形成さ
れているので、書き込み／消去が従来のＮＮＯ３素子よ
りも容易に行なえ、このことも　２ 高速、低電圧書き込み／消去を実現するのに顕著な効果
を発揮する。

一方、メモリ素子にとって重要な記憶保持に関しては１
本発明の構造においては第二のシリコン窒化膜３２−シ
リコン酸化膜８の界面近傍のトラップから第一のシリコ
ン領域ｌへの、トラップされたキャリアのバックトンネ
リングは第一と第二のシリコン窒化膜の厚さの合計が３
５Ａ以上あれば十分防ぐことができ、またトラップされ
たキャリアのゲート７側への放出は３５Ａ以上のシリコ
ン酸化膜８が形成されていれば問題なく防ぐことができ
゛る。従って、本発明の構造はまた、ゲート下絶縁ゝ領
域１０の薄膜化をも実現することができ、より一層高速
で低電圧な書き込み／消去の行なえる素子の開発に貢献
することができる。

更にまた、本発明の構造によれば次のような利点も得る
ことができる。

シリコン酸化膜の禁制帯幅は上記したようにシリコン窒
化膜のそれに比し大きいため、シリコン酸化膜はシリコ
ン窒化膜から見た場合、正孔に対しても電子に対しても
障壁として作用する。それ故、書き込み／消去時に電界
効果トンジスタ構造で不揮発性メモリを実現する場合の
ゲートからのキャリアの注入を防止することができる。

従来のＭＮＯ９構造ではゲートからのキャリアの注入が
あると、主注入キャリアであるシリコン基板からの注入
キャリアと逆極性のキャリアが同時にゲートから注入さ
れることになるので、全体としてシリコン窒化膜中にト
ラップされる電荷が打ち消され、子に対応させると、Ｍ
ＯＮＮＳ型素子、即ち、Ｍｅｔａｌ−Ｏｗｉｄｅ−Ｎｉ
ｔｒｊｄｅ−旧ｔｒｉｄｅ−Ｓｅ＋ｗｉｃｏｎｄｕｃｔ
ｏｒ素子と言うことができる。

」１記してきた本発明の説明に関しては、既述の通り、
基本構成としての導電性電極７−絶縁膜領域１０−シリ
コン領域ｌから成るキャパシタ構造で示してきたが、勿
論、電界効果型トランジスタ構造とすることも容易にで
き、それは例えば第５図（Ａ）に示す構成により得るこ
とができる。即ち、ゲート７の下にあって平面的に見て
当該ゲート７と一部重なるようにソース領域５、ドレイ
ン領域６を各段ければ良い。

また、この種の電界効果型トランジスタ構造に本発明を
適用する場合、ドレイン、ソースとゲート間の耐圧を大
きく採るためには第５図（Ｂ）に示す構造を採ることも
できる。つまり、ゲート領域の全部にではなく、例えば
略ぐ中央部分にのみ本発明の三層絶縁膜構造（３１，３
２，８）を構成し、ソース及びドレインの各領域に近い
ゲート領域部分では基板ｌとゲート７との間に厚い絶縁
膜２０を形成するようにしても良く、こうした構成でメ
モリアレイを組むこともできる。

これまで述べてきた実施例においては、第一のシリコン
領域ｌは通常のシリコン基板を想定しているかのように
して示してきたが、　ＳＯ８基板やシリコン基板の表面
に分離的に形成されたシリコン領域を第一のシリコン領
域１とし、その上に上述してさた本発明の構成を採るこ
ともできる。そこで、こうしたことにも鑑みて改めて本
発明を見直すと、未発ＩＩ＋の特徴的な構成部分である
導電性電極７と第一シリコン領域ｌとの間の三層絶縁膜
構造（３１，３２，８）は、当該導電性電極下の絶縁構
造領域１０の全域に耳る必要はなく、少なくともその一
部分に適用されていれば本発明の要旨を満たすことが分
かる。

以上の説明を纏めて本発明の特徴を顕かにすると次のよ
うになる。

■導電性電極７下の絶縁構造領域ｌＯ中の少なくとも一
部分に、第一のシリコン領域１表面から、直接窒化によ
る第一のシリコン酸化−窒化膜乃至シリコン窒化膜３１
．　ＣＶＤによる第二のシリコン窒化膜３２、熱酸化に
よるシリコン酸化膜８、の順に三層絶縁膜構造にしたこ
とにより、従来のＭＮＯ３素子にない書き込み／消去の
高速化、低電圧化、当該絶縁構造領域ｌＯの薄膜化を実
現できる。

■第一のシリコン酸化−窒化膜乃至シリコン窒化５ 膜３１を直接窒化によって形成することにより、当該膜
と第一のシリコン領域１との間の良好な界面特性を得る
ことができる。

■第二のシリコン窒化膜３２を熱酸化してシリコン酸化
膜８を成長させることにより、この酸化膜８と第二のシ
リコン窒化膜３２との界面に一定のメモリ作用を支配す
るトラップを形成することができ、設計性に優れている
。。

■メモリ作用を支配するトラップが、第一のシリコン領
域１から離れた位置に極在するため、記憶保持特性に優
れている。

■第二のシリコン窒化膜３２の表面にシリコン酸化膜８
で障壁を作ることによって、第一のシリコン領域１から
注入された所期のキャリアの捕獲効率を高め、書き込み
／消去の効率を高めることができる。

■第一のシリコン領域ｌに接する絶縁膜が、従来のシリ
コン酸化−窒化膜乃至シリコン窒化膜３１なので、書き
込みが容易であり、ひいては低電圧動作を実現できる。

ｌに のように、本発明は、従来にない電気的高速低電圧書き
込み／消去が可能で設計性も良く安定性にも優れている
不揮発性半導体記憶素子を提供するものであり、この種
分野に寄与すること大なるものである。

【図面の簡単な説明】

第１図は従来の不揮発性半導体メモリ素子の一例として
のＭＮＯ９型Ｏ９リ素子の概略構成図、第２図は本発明
の基本的な実施例の概略構成図、第３図及び第４図は本
発明素子の動作及び特性に関する説明図、第５図は本発
明の他の実施例の概略構成図、である。 図中、ｌは第一のシリコン領域、７は導電性電極、８は
第三絶縁膜乃至シリコン熱酸化膜、ｌＯは導電性電極下
絶縁構造領域、３１は第一絶縁膜乃至第一のシリコン酸
化−窒化膜乃至シリコン窒化膜、３２は第二絶縁膜乃至
第二のシリコン窒化膜、である。 指定代理人　Ｔ業技術院電子技術総合票■竺ノ、＋ 第４図 第５丙

Claims (1)

1. 【特許請求の範囲】 第一のシリコン領域と；該第−のシリコン領域の表面に
   形成された絶縁構造領域と：該絶縁構造領域の表面に形
   成された導電性電極と；から成る不揮発性半導体メモリ
   素子であって、 上記導電性電極下の絶縁構造領域の少なくとも一部分に
   は、上記第一のシリコン領域表面から順に第一、第二、
   第三の各絶縁膜から成る三層絶縁膜構造が設けられ； 第一のシリコン領域に接する上記第一の絶縁膜は直接窒
   化によって形成されたシリコン酸化−窒化膜乃至はシリ
   コン窒化膜であり； 上記第二の絶縁膜は、上記第一の直接窒化によ　゛る絶
   縁膜表面に形成された化学的気相成長法によるシリコン
   窒化膜である一方で； 上記第三の絶縁膜は上記第二のシリコン窒化膜を熱酸化
   することにより形成したシリコン酸化膜であることを特
   徴とする不揮発性半導体メモリ素ｆ。