JPS6063534A - 微細加工方法 - Google Patents
微細加工方法Info
- Publication number
- JPS6063534A JPS6063534A JP58171592A JP17159283A JPS6063534A JP S6063534 A JPS6063534 A JP S6063534A JP 58171592 A JP58171592 A JP 58171592A JP 17159283 A JP17159283 A JP 17159283A JP S6063534 A JPS6063534 A JP S6063534A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- etched
- resist film
- interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は微細加工方法、特に写真製版技術によるレジ
ストパターンを用いて微細パターンを形成するための微
細加工方法に関するものである。
ストパターンを用いて微細パターンを形成するための微
細加工方法に関するものである。
半導体集積回路装置などの製造においては、半導体基板
、その他の任意の基板上にレジスト、例えばフォトレジ
スト、ＥＢレジスト、イオンビーム・レジスト、Ｘ線レ
ジストなどを塗布したのち、これを露光マスクの介在の
もとで露光し、かつ現像して所定のレジストパターンを
形成させ、このレジストパターンをエツチングマスクと
して被エツチング膜を微細加工するようにしている。
、その他の任意の基板上にレジスト、例えばフォトレジ
スト、ＥＢレジスト、イオンビーム・レジスト、Ｘ線レ
ジストなどを塗布したのち、これを露光マスクの介在の
もとで露光し、かつ現像して所定のレジストパターンを
形成させ、このレジストパターンをエツチングマスクと
して被エツチング膜を微細加工するようにしている。
しかしながらこの種の従来の微細加工方法では、下地基
板に段差がある場合、この段差の上部と下部とではその
レジストの膜厚に差を生じて、同段差の上下で微細パタ
ーンを均一に精度よく加工することが困難であシ、これ
を改善するために次の第１図に示すような３層レジスト
・プルセスが提案されている。
板に段差がある場合、この段差の上部と下部とではその
レジストの膜厚に差を生じて、同段差の上下で微細パタ
ーンを均一に精度よく加工することが困難であシ、これ
を改善するために次の第１図に示すような３層レジスト
・プルセスが提案されている。
すなわち、この第１図に示す従来例方法は、まず基板１
上に被エツチング膜２を形成したのち、例えばフォトレ
ジストによる第２レジスト膜３を塗布して熱処理させ、
またその上にシラノールまたはオルガノシラノール溶液
を塗布して熱処理させることにより、酸化シリコン膜に
よる中間膜４を形成させ、さらにその上に前記と同様に
７オトレジストによる第２レジスト膜５を塗布して熱処
理させ（第１図（、） ） 、ついでこの第２レジスト
膜５を露光マスクの介在のもとで露光し、かつ現像して
第２レジスト膜５による所定の微細パターンを形成する
。（第１図（ｂ））。
上に被エツチング膜２を形成したのち、例えばフォトレ
ジストによる第２レジスト膜３を塗布して熱処理させ、
またその上にシラノールまたはオルガノシラノール溶液
を塗布して熱処理させることにより、酸化シリコン膜に
よる中間膜４を形成させ、さらにその上に前記と同様に
７オトレジストによる第２レジスト膜５を塗布して熱処
理させ（第１図（、） ） 、ついでこの第２レジスト
膜５を露光マスクの介在のもとで露光し、かつ現像して
第２レジスト膜５による所定の微細パターンを形成する
。（第１図（ｂ））。
続いて前記バターニングされた第２レジスト膜５をエツ
チングマスクとして、前記中間膜４を選択的にエツチン
グさせ（第１図（Ｃ））、さらにこのようにしてバター
ニングされた中間膜４をエツチングマスクとして、前記
第ルジスト膜３を例えば酸素（０２）プラズマにより選
択的に異方性エツチングさせ（第１図（ｄ））、最後に
このようにして得た３層、つまり上方から第２レジスト
膜５゜被エツチング膜２を同様に選択的にエツチングさ
せ（第１図（、） ） 、目的とする被エツチング膜２
の微細加工を行なうようにしているのである。
チングマスクとして、前記中間膜４を選択的にエツチン
グさせ（第１図（Ｃ））、さらにこのようにしてバター
ニングされた中間膜４をエツチングマスクとして、前記
第ルジスト膜３を例えば酸素（０２）プラズマにより選
択的に異方性エツチングさせ（第１図（ｄ））、最後に
このようにして得た３層、つまり上方から第２レジスト
膜５゜被エツチング膜２を同様に選択的にエツチングさ
せ（第１図（、） ） 、目的とする被エツチング膜２
の微細加工を行なうようにしているのである。
こ＼でこのような従来方法では、中間膜４の形成時にあ
って塗布ムラによるスト２イエ−ジョン。
って塗布ムラによるスト２イエ−ジョン。
ベーキング時にあってクラック、および中間膜４と第２
レジスト膜５との密着不良を発生し易いなどの不都合を
有するものであった。
レジスト膜５との密着不良を発生し易いなどの不都合を
有するものであった。
この発明は従来方法による多層レジスト−プロセスのこ
のような欠点を解消するために、光を利用した化学気相
成長（ＣＶＤ）方法により中間層を形成させて、精度の
よい微細パターンを加工し得るようにしたものである。
のような欠点を解消するために、光を利用した化学気相
成長（ＣＶＤ）方法により中間層を形成させて、精度の
よい微細パターンを加工し得るようにしたものである。
以下、この発明に係る微細加工方法の一実施例につき、
第２図および第３図を参照して詳細に説明する。
第２図および第３図を参照して詳細に説明する。
この第２図実施例方法においては、前記中間膜４の形成
に化学気相成長（ＣＶＤ）方法を用いたものである。
に化学気相成長（ＣＶＤ）方法を用いたものである。
次にこの実施例方法の詳細を工程順に述べる。
まず基板１１に形成した被エツチング膜１２上にフォト
レジスト（またはポリイミド樹脂など）による第ルジス
ト膜１３をスピナーなどを使用して１〜３μｍ程度の厚
さに塗布し、これを熱処理したのちに第３図に示すよう
な光を利用した化学気相成長装置１６により中間膜１４
を形成させる。すなわち、この化学気相成長装置のチャ
ンバー１７内に前記処理後の基板１１を収容すると共に
、反応ガスとしてジシランガス（Ｓｉ２Ｈ６）をガス圧
５Ｔｏｒｒ程度で導入させると共に、外部から低圧水銀
ランプなどの光源１８による紫外線を反射鏡１９により
集光して、このチャンノ（−１１内に窓２０を通して照
射させることにより、前記第２レジスト膜１５上にアモ
ルファス・シリコン膜からなる中間膜１４を０．１〜０
．・４μｍ程度の厚さに成膜させたのち、装置内からこ
れを取り出して、さらにその上に７オトレジスト（また
はＥＢレジストなど）による第２レジスト膜１５を０．
２〜０．４μｍ程度の厚さに塗布して熱処理する（第２
図（ａ））。
レジスト（またはポリイミド樹脂など）による第ルジス
ト膜１３をスピナーなどを使用して１〜３μｍ程度の厚
さに塗布し、これを熱処理したのちに第３図に示すよう
な光を利用した化学気相成長装置１６により中間膜１４
を形成させる。すなわち、この化学気相成長装置のチャ
ンバー１７内に前記処理後の基板１１を収容すると共に
、反応ガスとしてジシランガス（Ｓｉ２Ｈ６）をガス圧
５Ｔｏｒｒ程度で導入させると共に、外部から低圧水銀
ランプなどの光源１８による紫外線を反射鏡１９により
集光して、このチャンノ（−１１内に窓２０を通して照
射させることにより、前記第２レジスト膜１５上にアモ
ルファス・シリコン膜からなる中間膜１４を０．１〜０
．・４μｍ程度の厚さに成膜させたのち、装置内からこ
れを取り出して、さらにその上に７オトレジスト（また
はＥＢレジストなど）による第２レジスト膜１５を０．
２〜０．４μｍ程度の厚さに塗布して熱処理する（第２
図（ａ））。
ついで前記従来例と同様に第２レジスト膜１５を露光マ
スクの介在のもとで露光して現像させ、この第２レジス
ト膜１５による所定の微細パターンを形成しく第２図（
ｂ） ）、このバターニングされマスク た第２レジスト膜１５をエツチンソτｔて、例えばフレ
オン１１５ （Ｃ＊ ＣＬＦｓ ）のガスプラズマによ
り、前記中間膜１４を選択的に異方性エツチングさせ（
第２図（ｃ） ） 、さらにまたこのようにしてバター
ニングされた中間膜１４をエツチングマスクに、前記第
ルジスト膜１３を例えば酸素（Ｏρプラズマにより選択
的に異方性エツチングさせる。
スクの介在のもとで露光して現像させ、この第２レジス
ト膜１５による所定の微細パターンを形成しく第２図（
ｂ） ）、このバターニングされマスク た第２レジスト膜１５をエツチンソτｔて、例えばフレ
オン１１５ （Ｃ＊ ＣＬＦｓ ）のガスプラズマによ
り、前記中間膜１４を選択的に異方性エツチングさせ（
第２図（ｃ） ） 、さらにまたこのようにしてバター
ニングされた中間膜１４をエツチングマスクに、前記第
ルジスト膜１３を例えば酸素（Ｏρプラズマにより選択
的に異方性エツチングさせる。
（第２図（ｄ））。このとき同図では第２レジスト膜１
５が残されるが、場合により同時に除去されることもあ
る。そして最後にこのようにして得た３層、つまり上方
から第２レジスト膜１５、中間膜１４および第ルジスト
膜１３のバターニングされた微細パターンをエツチング
マスクとして、前記被エツチング膜１２をガスプラズマ
などにより選択的にエツチング除去、すなわち被エツチ
ング膜１２がポリシリコン膜である場合には、７レオン
１１５（Ｃ２ＣｌＦ３ ）のガスプラズマにより異方性
エツチングすればよく、（第２図（、） ） 、以上に
よって目的とする被エツチング膜１２の微細加工を行な
うことができるのである。
５が残されるが、場合により同時に除去されることもあ
る。そして最後にこのようにして得た３層、つまり上方
から第２レジスト膜１５、中間膜１４および第ルジスト
膜１３のバターニングされた微細パターンをエツチング
マスクとして、前記被エツチング膜１２をガスプラズマ
などにより選択的にエツチング除去、すなわち被エツチ
ング膜１２がポリシリコン膜である場合には、７レオン
１１５（Ｃ２ＣｌＦ３ ）のガスプラズマにより異方性
エツチングすればよく、（第２図（、） ） 、以上に
よって目的とする被エツチング膜１２の微細加工を行な
うことができるのである。
なお前記実施例では中間膜１４としてアモルファスシリ
コン膜を例にしたが、そのほかにもアルミニウム（Ａ４
）膜、酸化シリコン（Ｓ ｌ （ｈ ）膜などであっ
てもよく、アルミニウムの場合には、反応ガンとしてト
リメチルアルミニウム（Ａｔ（ＣＨｓ ）ｓ ）などを
使用すればよい。
コン膜を例にしたが、そのほかにもアルミニウム（Ａ４
）膜、酸化シリコン（Ｓ ｌ （ｈ ）膜などであっ
てもよく、アルミニウムの場合には、反応ガンとしてト
リメチルアルミニウム（Ａｔ（ＣＨｓ ）ｓ ）などを
使用すればよい。
このように光を利用した化学入相成長方法により中間膜
を形成するようにしたので、この中間膜を例えば１００
℃程度以下の低温で形成することも可能になって、その
適用範囲を拡伊でき、併せてこの中間膜にストライエー
ション、クラックなどを生ずる虞れが解消され、かつレ
ジスト膜との密着性も良好になるものである。
を形成するようにしたので、この中間膜を例えば１００
℃程度以下の低温で形成することも可能になって、その
適用範囲を拡伊でき、併せてこの中間膜にストライエー
ション、クラックなどを生ずる虞れが解消され、かつレ
ジスト膜との密着性も良好になるものである。
以上詳述したように、この発明方法によるときは、基板
面の被エツチング膜上に、第ルジスト膜、中間膜および
第２レジスト膜による３層膜を形成させ、パターンを上
層から順次に下層に転写させて、被エツチング膜を選択
的にエツチングさせる場合、中間膜の形成について、光
を利用した化学気相成長方法により行なわせるようにし
たので、段差のある基板上に形成されている被エツチン
グ膜に対しても高精度の微細パターンを安定して加工で
きる特長を有するものである。
面の被エツチング膜上に、第ルジスト膜、中間膜および
第２レジスト膜による３層膜を形成させ、パターンを上
層から順次に下層に転写させて、被エツチング膜を選択
的にエツチングさせる場合、中間膜の形成について、光
を利用した化学気相成長方法により行なわせるようにし
たので、段差のある基板上に形成されている被エツチン
グ膜に対しても高精度の微細パターンを安定して加工で
きる特長を有するものである。
第１図（、）ないしく、）は従来例による微細加工方法
を工程順に示す断面図、第２図（、）ないしく・）はこ
の発明の一実施例による同上微細加工方法を工程順に示
す断面図、第３図はこの発明方法に使用する光を利用し
た化学気相成長装置の一例による概要構成図である。 １１・・・・基板、１２・・・−被エツチング膜、１３
・・・・第２レジスト膜、１４・・・・中間膜、１５・
・・・第２レジスト膜、１６・・・・化学気相成長装置
、１８・・・・光源。 代理人 大 岩 増 雄 （ｂ） （Ｃ） 第２図 １ζ し 区
を工程順に示す断面図、第２図（、）ないしく・）はこ
の発明の一実施例による同上微細加工方法を工程順に示
す断面図、第３図はこの発明方法に使用する光を利用し
た化学気相成長装置の一例による概要構成図である。 １１・・・・基板、１２・・・−被エツチング膜、１３
・・・・第２レジスト膜、１４・・・・中間膜、１５・
・・・第２レジスト膜、１６・・・・化学気相成長装置
、１８・・・・光源。 代理人 大 岩 増 雄 （ｂ） （Ｃ） 第２図 １ζ し 区
Claims (1)
- 【特許請求の範囲】 基板面の被エツチング膜上に、第ルジスト膜。 中間膜および第２レジスト膜を順次に形成して３層膜と
し、まず第２レジスト膜をパターニングして、これをマ
スクに中間膜を選択的にエツチング除去し、ついでこれ
をマスクに第ルジスト膜をパターニングし、さらにこれ
らのパターニングされた第２レジスト膜、中間膜および
第ルジスト膜をマスクに被エツチング膜を選択的にエツ
チング除去するようにした微細加工方法において、光を
利用した化学気相成長方法によシに１記中間膜を形成す
ることを特徴とする微細加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171592A JPS6063534A (ja) | 1983-09-17 | 1983-09-17 | 微細加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171592A JPS6063534A (ja) | 1983-09-17 | 1983-09-17 | 微細加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6063534A true JPS6063534A (ja) | 1985-04-11 |
| JPH0349102B2 JPH0349102B2 (ja) | 1991-07-26 |
Family
ID=15926013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58171592A Granted JPS6063534A (ja) | 1983-09-17 | 1983-09-17 | 微細加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063534A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5645759A (en) * | 1979-09-20 | 1981-04-25 | Matsushita Electric Ind Co Ltd | Preparation of vapor growth film |
| JPS57136931A (en) * | 1981-02-17 | 1982-08-24 | Seiko Epson Corp | Photochemical reaction device |
-
1983
- 1983-09-17 JP JP58171592A patent/JPS6063534A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5645759A (en) * | 1979-09-20 | 1981-04-25 | Matsushita Electric Ind Co Ltd | Preparation of vapor growth film |
| JPS57136931A (en) * | 1981-02-17 | 1982-08-24 | Seiko Epson Corp | Photochemical reaction device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0349102B2 (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10049892B2 (en) | Method for processing photoresist materials and structures | |
| US4202914A (en) | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask | |
| JPH0456130A (ja) | 半導体装置の製造方法 | |
| JP2765561B2 (ja) | 微細空中配線の作製方法 | |
| JPH0143451B2 (ja) | ||
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPS6063534A (ja) | 微細加工方法 | |
| JPH0458167B2 (ja) | ||
| US7465672B2 (en) | Method of forming etching mask | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPS6213813B2 (ja) | ||
| KR950006980B1 (ko) | 미세 패턴 형성을 위한 삼층 감광막 제조방법 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH0366656B2 (ja) | ||
| JPH0143453B2 (ja) | ||
| KR100563819B1 (ko) | 반도체소자의 반사방지막 제조방법 | |
| TW511151B (en) | Dry development having bilayer resist | |
| JPH0738388B2 (ja) | パタ−ン形成法 | |
| JPS59194452A (ja) | 半導体集積回路装置の製造方法 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| JPS62200732A (ja) | 半導体装置の製造方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH01214025A (ja) | 半導体装置の製造方法 | |
| JPS61161721A (ja) | 表面平坦化法 |