JPS6063967A - 絶縁ゲ−ト形電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半２ｊｉ：体装置１１．の製造方法に関し、特
にンリリイドを引出し市］４色として該１′ｄ極から不
純物を拡散させることによりソース、ドレイン電極を形
成する絶縁ゲート形電界効果トジンジスクの製造方法の
改良に関するものである。

半導体集積回路（ＩＣ）等にあっては、半導体基板に形
成された能動素子及び／あるいけ受動素子を、前記半導
体基板上に形成された絶縁層上に配設された相互接続体
によって電気的に接続して、ｊツ「望の回路を形成する
。かかる相互接続体あるいは電極としては、従来よりア
ルミニウム（ＡＡ！　）等の金属が用いられて来ている
が、近時多結晶シリコンに代表される半導体層をかかる
相互接続体あるいは電極として用いることが行なわれて
いる。

当該半導体層は所望の不純物を添加することによって導
電性を呈し、また不純物を半導体基板中へ拡散導入する
際の不純物拡散１！ミとして用いることができ、更にＭ
ＩＳ型電界効果トジンンスタのゲート電極として用いた
場合に番Ｊ半尋体基板との仕事関数がほぼ同一であるこ
とから閥値電圧を低くできる等の特長を有するために多
用されている。

前記半導体ノーから構成される相互接続体、電極は酸化
雰囲気中における熱処理によりその表面が比較的容易に
酸化されるため、例えばかかる半導体層上に配設さｔＬ
る上層の配線との絶縁を当該半導体層の表面酸化膜によ
って行なうことが行なわれる。このような配線層間絶縁
構成によれば、層ｆｉｉｌｌＨ縁層を構成する半導体層
表面の限化膜が比較的薄く形成し得ると七から高集積化
を実現することができる。

しかしながらこのような表面酸化処理がなされた半導体
層は固有抵抗が高いうえに、酸化によって断面積が減少
するため抵抗が増加して、半導体素子のスイッチング速
度を低下させる一因となる。

また、前記半濁体層の表面酸化速度も比較的遅く、絶縁
耐圧を高めるために十分に厚い酸化膜を得ようとすると
長時間の処理を必要とし製造工程上不利である。

そこで、Ｗｉ、＜＋材料として不純物を含んだモリブデ
ンシリサイドを利用する方法が提案された（特開昭５５
−１２１６６７号参照）。

この提案方法では、ゲート酸化膜の形成後に、ソース電
極配線とゲート電極配線とドレイン罹極配線とを設け、
あらかじめアニールをすることによって、将来イオン注
入で形成するソース、ドレイン領に接する拡散領域を、
電極側斜にドーグした不純物の拡散により得ている。こ
こでの電極取出しは、いわゆるノン・バッティングと称
される手法のもので、ゲートとソース、ドレインの各領
域との位置決めには、ゲートをマスクとしたイオン注入
が必要となっている。即ち、ソース、ドレイン領域はイ
オン注入領域とモリブデンシリサイドからの拡散領域と
の複合であり、素子エリアの縮減に限度がある。また、
ゲート酸化膜上のそりブデンンリサイドゲート配線から
前記のアニール中に、不純物がゲート酸化膜中へ拡散さ
れるので、最近の＠薄ゲート酸化膜が要求されるデバイ
スには不適である。

ところで、不純物がドープされていないモリブデンシリ
サイドの場合このシリサイドをマスクとして下側のシリ
コン酸化膜をエツチ７グし、続いて通常の１０００℃程
度の高温熱酸化によって露出したシリコン面を酸化でき
る。偕開昭５４−１３２１７６号公報参照）従って、モ
リブデンシリサイド上に生成する酸化膜を利用して、二
層目電極との絶縁をとって、特にＣＣＤを製作できる。

以上の背景に立って、本発明では、ドープドシリサイド
を用いたセルファティンプロセスを提供せんとするもの
である。

特に、本発明ではドープドシリサイドからの拡散によっ
て、ソース、ドレイン領域を形成し、この後清浄なシリ
コン酸化膜上に自己整合（セルファライン）関係にてゲ
ート電極を配置し得る絶謄ゲート形電界効果トランジス
タの製造方法を提供せんとするものである。

この目的は、本発明によれば、−導電型の半導体、！ｉ
Ｖ板部分にＬα接接続し、該半導体基板の表面絶縁膜上
に延在する導体として、反対導電型の不純物を含有した
金属硅化物の導体層を形成した後、酸化処理を施すこと
により該半導体基板部分に生成する酸化膜〜より厚い酸
化膜を該導体層表面に形成１７、次いで、該酸化処理温
度より高い温度にて加熱処理することＫより該不純物を
半導体基板部分へ拡散させてソース、ドレイン領域を形
成し、該半導体基板に生成した酸化膜上に設けるゲート
電極を該導体層表面の厚い酸化膜に接して設は該導体層
との絶縁をはかることを特徴とする絶縁ゲート形電界効
果トランジスタの製造方法とすることにより達成される
。

以下に、本発明の詳細な説明するにあたり、本発明につ
き概説し、本発明に至った原理につき説明する。

すなわち本発明によれば、相互接続体、電極の構成体と
して、半導体基板又は層に対して有効不純物となる不純
物を含む金属硅化物が用いられる。

前記金属硅化物としては、モリブデン（Ｍｏ）。

タングステン（Ｗ）、タンタル（１’ａ）、チタン（Ｔ
ｉ）。

ニオブ（Ｎｂ）、クロム（Ｃｒ　）　＋　マ”ガｙ　（
Ｍｎ　）　ｒコバルト（ｃｏ）あるいはニッケル（Ｎｉ
）の硅化物又はこれらの金属の合金の硅化物を用いるこ
とができる。

前記有効不純物としては、半導体基板又は層がシリコン
である場合、燐（Ｐ）、砒素（Ａｓ　）等のドナー不純
物、　（ｉｌｌｌｉ素（Ｂ　）４？のアクセプタ不純物
が適用され金属硅化物中における該不純物の濃度はｌ×
１０２°〜４×１０２′〔個／ｃＨｌ〕とされる。濃度
が１×１０２°Ｃ個／、ｆｆｌ、１未満であると、後述
の如き不純物含有金属硅化物層の増速酸化効果が得られ
ず、またａｘｘｏ”［：（［＾１／ｄ〕を越えると熱処
理時に不純物含有金属イ「［・化物酒が半導体基板又は
層の表面から剥離したり、該不純物含有金属硅化物層を
、ＭＩＳ型素子のゲート電極等として用いた場合に不紳
１物がゲート絶縁膜を貫通して半導体基板又は、ｒｔ４
に到達してり、ｔい、当該ＭＩＳ型素子の製作を困難と
したりあるいは動作特性の悪化を招いてしまう。

前記金属硅化物の被酸化特性を第１図に示す。

同図において、実線ａは本発明にかかる燐を含むモリブ
デン硅化物（燐濃度Ｉ　Ｘ　１０”　（個／ｄ〕）の″
＄酸化特性、実線すは有効不純物を含まない（ノノドー
フ）モリブデン硅化物の被酸化特性、実線Ｃは面方位（
１００）のシリコン結晶の被酸化特性を示す。なお酸化
雰囲気は温度７５０［：℃）の湿性酸素雰囲気である。

第１図より明らか々如く、本発明にががる燐を含むモリ
ブデン硅化物はシリコン結晶に比較して８倍以上の被酸
化速度を有しており、前記燐を含むモリブデンを相互接
続体等忙適用した場合にその表面へ酸化物絶縁層を形成
することは容易である。

また前記燐を含むモリブデン硅化物をはじめとする金属
硅化物が多結晶シリコン等の半導体に比較して低抵抗で
あると、！：け明らかであり、かがる点からも相互接続
体電極等に金属硅化物を用いることは有利である。

かかる有効不純物含有の全組硅化物は、例えば反応性ス
パッタリング法により形成することができる。

前記燐を含むモリブデン硅化物ｌ鑓を形成する際にけ、
スパッタリング装置ｑ内に、被処理半導体基板と共にタ
ーケラト制料としてシリコン板あるいは片、モリブデン
板あるｂは片を挿入した１支、該スパッタリング装置内
にスパッタリング用ガス例えばアルゴン（Ａｒ　）と共
に反応ガス例えばフォスフイン（Ｐ　Ｈｓ　）を導入し
てスパッタリング処理を行なう。この反応性スパッタリ
ング処理により、前記被処理半導体基板上に燐を含むモ
リブデン硅化物瀕が形成される。

以下本発明を芙節制をもって詳細に説明する〇第２図は
本発明にがかる有効不純物を含む金属イ１４−化物忙ソ
ース領域ドレイン領域を形成するための不純物諒並びに
ソース成極、ドレイン電極としで用いて＜ｊ＆成垢れｆ
ｃＭＩｓ型電界効果トランジスタ（以下Ｍｉｓ−ＦＥＴ
と略記する）を示す。

同図において、２１けＰ型ンリコｙ（Ｓｔ）基板。

２２烈フィールド絶縁膜、２３はＮ型ソース領域、２４
はＮ″゛型ドレイン領域、２５及２６は燐勿言むセリフ
テン６ｂ化物からなるソース成極、ドレイン電極でＡ’
＋る。また２７はｎＩＪ記ンーソー極成極。

ドレインｆｉｔｔｋ２６の表面から両電極２５．２６と
の間のシリコン基板２１表面に連続して形成宮れた酸化
ｊ漠、２８は前記電極２５，２６間にあってシリコン基
板表面に形成された酸化膜上に配設されたゲート電極で
ある。

かかる構造を実現するためには、まず選択酸化法によっ
て形成されたフィールド絶縁Ｐｐ：２２によって画定さ
れたシリコン基板２１表面に、燐を含むモリブデン硅化
物をスパッタリング等により厚さ４０００［λ〕程に被
着し、これをフォト・リングラフィ技術を適用して選択
的に除去してソース電極２５．ドレイン電極２６を形成
する。

次いで７５０（℃）の水蒸気中において１００分間程加
熱してソース電極２５．ドレイン？Ｊｉ（Ｂ　２６及び
両電極間に表出しているシリコン基板を酸化する。

かかる酸化処理によってソース電＆２５．ドレイン電極
２６の表面には厚さ２００θ〔＾〕稈の酸化膜が形成さ
れ、シリコン基板２１の表出面には２５０〜３００〔Ａ
〕の酸化膜が形成される。

次いで９００Ｃ’Ｃ）の乾燥酸素雰囲気中において２０
分間程加熱して、ソース電極２５．ドレイン電極２６中
に含まれる燐をシリコ／基板２１中に拡散し、ソース領
域２３及びドレイン領域２４を形成する。この時前記酸
化膜２７はより緻密化する。

し７かる後多結晶シリコン等の導電側斜を被着し、こわ
をフォト・リングラフィ技術を適用してパターニングし
ゲート電極２８を形成する。

このような本発明にかかるＭＩＳ−ＦＥＴ　Ｋあたって
は、ソース領域、ドレイ／領域の位置がソース電極及び
ドレイン電極を構成する燐を含むモリプナン硅化物層の
選択的配設によって設定することができ、かつかかるソ
ース領域、ドレイン領域の占有面積を小さなものとする
ことができる。

１、たがってより諸相化が可能であり、ドレイン鎖酸と
半導体基板との間の接合容量を減少することができ、当
該ＭＩＳ−１＝’ＥＴの動作速度は十分速い値が得られ
る。

快た当該ＭＩＳ−ＰＥＴにあってはゲート電極とノース
Ｌ−４＋　＋　ドレイン電極との間には厚い酸化皮ｊＪ
負が存在するために、かかるゲート電極とソース又はド
レイン電極間の絶縁耐圧は高く且つ寄生容１畦は少い。

なお、１〕１■記実施例にあっては、所望の不純物を含
む金属硅化物単体をもって相互接ｈ″ｊ”、　（４・、
毎極を構成したが、前記不純物を含む金属硅化物とその
下／ｍに配置される多結晶半導体との積層体により相互
接続体、電極を形成してもよい。

【図面の簡単な説明】

第１図は、本発明にかかる有効不純物を含む金属硅化物
の酸化特性を示す曲線図、第２図は本発明の第１の実施
例を示す断面図である。 図ニオイて、２１・・・半導体基板、２２・・・フィー
ルド絶縁膜、２５．２６・・・有効不純物を含む金１５
４　ｉｔｌ化物、２７・・・酸化皮膜、２８・・・ゲー
ト電極〇”’　６Ｘ／ｌ）’　／６’　、５ｘｔｌ）２
／６’叫間□ 第２図

Claims (1)

【特許請求の範囲】
1. −導電型の半導体基板部分に直接接続し、該平２体基板
   の表面絶Ｒ膜上に延在する導体として、反対導電型の不
   純物を含有した金属硅化物の導体層を形成した後、酸化
   処理を施すことにより該半導体基板部分に生成する叡化
   膜厚より厚い酸化膜を該導体層表面に形成し７、次いで
   、該酸化処理温度より高い温度にて加熱処理することに
   より該不純物を半導体基板部分へ拡散させてソース、ド
   レイン領域を形成し、該半導体基板に生成した酸化股上
   に設けるゲート正極を該導体層表面の厚い酸化＋１１．
   ＼に接して設（り該鴎り体１背との絶絃をはかることを
   ｑ）Ｊ￥１．とする１１’２ｈ（ゲート形′亀界効果ト
   ラ／ジスタの製造方法（’＋