JPS6068653A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS6068653A JPS6068653A JP58177439A JP17743983A JPS6068653A JP S6068653 A JPS6068653 A JP S6068653A JP 58177439 A JP58177439 A JP 58177439A JP 17743983 A JP17743983 A JP 17743983A JP S6068653 A JPS6068653 A JP S6068653A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- photoresist
- layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052796 boron Inorganic materials 0.000 abstract 1
- -1 boron ions Chemical class 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000005546 reactive sputtering Methods 0.000 abstract 1
- 238000002407 reforming Methods 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- XWROUVVQGRRRMF-UHFFFAOYSA-N F.O[N+]([O-])=O Chemical compound F.O[N+]([O-])=O XWROUVVQGRRRMF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明紘半導体素子、特に高周波トランジスタの製造方
法に関するものである。
法に関するものである。
一般に高周波用半導体素子は高周波特性向上のため極め
て微細なパターン設計が要求される。特に雑音特性を改
善するにはエミッターベース接合部を極めて浅く形成し
遮断周波数ｆＴを高くし、かつベース抵抗の低減をはか
る必要がある。そのため、一般にはエミッタ形状の微細
化及びエミッタ、ベースコンタクト孔の距離の縮小が行
われている。
て微細なパターン設計が要求される。特に雑音特性を改
善するにはエミッターベース接合部を極めて浅く形成し
遮断周波数ｆＴを高くし、かつベース抵抗の低減をはか
る必要がある。そのため、一般にはエミッタ形状の微細
化及びエミッタ、ベースコンタクト孔の距離の縮小が行
われている。
第１図をもちいて従来の高周波トランジスタの製造方法
を簡単に説明する。第１図ａ）に示す如くシリコン基板
ｌにペース領域２を形成した彼、絶縁層３で被覆し、次
に同図ｂ）に示す如く写真食刻法等により絶縁層３にエ
ミッタ孔４を極めて微細に形成する。しかる後、同図Ｃ
）に示す如く、エミツタ層６を拡散もしくはイオン注入
等により形成し、ベースコンタクト孔５をエミッタ孔４
との距離が可能な限り近くなる様に絶縁層３に形成して
いた。しかしながら通常利用可能な写真食刻法は現状で
は光の波長により制限されて、最小寸法１μｍ程度が限
界であり、さらにマスクの位置合せ精度にも限界がある
。従って第１図ｂ）のエミッタ孔４の寸法は１μｍ程度
を得るのが限界であり、又同図Ｃ）のエミッタ孔４とベ
ースコンタクト孔５の距離も１μｍ以上必要であったた
め、この事が高周波トランジスタ素子の雑音特性を得る
ための隘路となっていた。
を簡単に説明する。第１図ａ）に示す如くシリコン基板
ｌにペース領域２を形成した彼、絶縁層３で被覆し、次
に同図ｂ）に示す如く写真食刻法等により絶縁層３にエ
ミッタ孔４を極めて微細に形成する。しかる後、同図Ｃ
）に示す如く、エミツタ層６を拡散もしくはイオン注入
等により形成し、ベースコンタクト孔５をエミッタ孔４
との距離が可能な限り近くなる様に絶縁層３に形成して
いた。しかしながら通常利用可能な写真食刻法は現状で
は光の波長により制限されて、最小寸法１μｍ程度が限
界であり、さらにマスクの位置合せ精度にも限界がある
。従って第１図ｂ）のエミッタ孔４の寸法は１μｍ程度
を得るのが限界であり、又同図Ｃ）のエミッタ孔４とベ
ースコンタクト孔５の距離も１μｍ以上必要であったた
め、この事が高周波トランジスタ素子の雑音特性を得る
ための隘路となっていた。
本発明は上記欠点を除去し、さらに雑音特性の改善が可
能な半導体素子の製造方法を提供するものである。
能な半導体素子の製造方法を提供するものである。
本発明による半導体素子の製法はベース領域上に直接薄
い不純物を含有するポリシリコン及びその上に絶縁膜例
えばシリコン酸化膜もしくは窒化膜を形成し、写真食刻
法により前記絶縁膜を選択的に除去して微細形状に残し
たのち、前記不純物を含有するポリシリコンを前述の残
された絶縁膜をマスクとしてオーバーエツチングしてさ
らに微細化な領域のみ残し、この時前記絶縁膜はポリシ
リコン層上にひさし状に残し、写真食刻法で用いたフォ
トレジスト及び前述の残された絶縁膜をマスクに括出し
たベース領域表面に高濃度に不純物イオン注入して高濃
度のベース領域を形成し、前記不純物ドープポリシリコ
ン上の７オトレジスト及び絶縁膜を除去した後、半導体
基板表面を酸化絶縁膜にて被覆し、その後不純物を含有
するドーグポリシリコンから不純物を拡散してエミッタ
領域を形成し、最稜に前記酸化絶縁膜を半導体基板面に
垂直方向にすなわち、全表面一様に酸化絶縁膜の厚さだ
けエツチング除去する事によりエミッタ孔およびベース
コンタクト孔を同時にセルファラインに形成するもので
ある。
い不純物を含有するポリシリコン及びその上に絶縁膜例
えばシリコン酸化膜もしくは窒化膜を形成し、写真食刻
法により前記絶縁膜を選択的に除去して微細形状に残し
たのち、前記不純物を含有するポリシリコンを前述の残
された絶縁膜をマスクとしてオーバーエツチングしてさ
らに微細化な領域のみ残し、この時前記絶縁膜はポリシ
リコン層上にひさし状に残し、写真食刻法で用いたフォ
トレジスト及び前述の残された絶縁膜をマスクに括出し
たベース領域表面に高濃度に不純物イオン注入して高濃
度のベース領域を形成し、前記不純物ドープポリシリコ
ン上の７オトレジスト及び絶縁膜を除去した後、半導体
基板表面を酸化絶縁膜にて被覆し、その後不純物を含有
するドーグポリシリコンから不純物を拡散してエミッタ
領域を形成し、最稜に前記酸化絶縁膜を半導体基板面に
垂直方向にすなわち、全表面一様に酸化絶縁膜の厚さだ
けエツチング除去する事によりエミッタ孔およびベース
コンタクト孔を同時にセルファラインに形成するもので
ある。
かかる本発明の製造方法によれば、写真食刻法で得られ
る限界以上の微細形状のエミッタ領域形成が可能となり
、またエミッタ領域のごく近傍まで高濃度にイオン注入
されたベース高濃度領域が広がっており、かつエミッタ
孔、ベースコンタクト孔がセルファラインで同時に写真
食刻法を用いる事なく開孔できるため、目合せ精度によ
る位置合せずれが完全になくなり高周波での雑音特性の
改善及び半導体素子製造工程に於ける歩留の大幅な改善
ができる。
る限界以上の微細形状のエミッタ領域形成が可能となり
、またエミッタ領域のごく近傍まで高濃度にイオン注入
されたベース高濃度領域が広がっており、かつエミッタ
孔、ベースコンタクト孔がセルファラインで同時に写真
食刻法を用いる事なく開孔できるため、目合せ精度によ
る位置合せずれが完全になくなり高周波での雑音特性の
改善及び半導体素子製造工程に於ける歩留の大幅な改善
ができる。
以下、本発明をより詳細に図面を用いて、ＮＰＮトラン
ジスタを例に説明する。
ジスタを例に説明する。
まず第２図ａ）に示づ様にＮ型シリコン基板１にイオン
注入法もしくは熱拡散法等でＰ型ベース層２を形成する
。その後２０００Ａ〜３０００Ａ程度の厚さの砒素もし
くはリン等のＮ型不純物を含んだポリシリコン層７及び
シリコン酸化膜８もしくはシリコン窒化膜を形成する。
注入法もしくは熱拡散法等でＰ型ベース層２を形成する
。その後２０００Ａ〜３０００Ａ程度の厚さの砒素もし
くはリン等のＮ型不純物を含んだポリシリコン層７及び
シリコン酸化膜８もしくはシリコン窒化膜を形成する。
次に同図ｂ）に示す様に通常のフォトリソグラフィー技
術を用いて１〜２μｍ幅程度の形状に７オトレジスト９
を残しそれをマスクとしてシリコン酸化膜８を腐食除去
する。シリコン酸化膜８のエツチング法としては弗酸系
のウェットエツチング法とＣＦ３系ガス等を利用したド
ライエツチング法等が知られているが、前述の様にサブ
ミクｐンの単位の精度が必要な微細加工を行う場合ドラ
イエツチングで行った方が加工り度が良い。次に同図Ｃ
）に示す様に前記シリコン酸化膜８をマスクにポリシリ
コン層７をオーバーエツチングし、例えば０．５〜１．
０μｍ程度に加工する。ポリシリコン層７のエツチング
方法にも弗酸−硝酸混液によるウェットエツチングとＣ
Ｃｌ４系ガスを利用したドライエツチング法とがあるが
、本発明の一つの特徴であるポリシリコン層７をオーバ
ーエツチングする事によりその上のシリコン酸化膜８を
ひさし状に残す為には最初ドライエツチング法にてほぼ
ジャストエツチングを行い、次いでウェットエツチング
でオーバーエツチングを行う手法が望ましい。その後、
前記フォトレジスト９及びシリコン酸化膜８をマスクと
してポロン等のＰ型不純物を高濃度にイオン注入し低抵
抗ベース領域１０を形成する。次に同図ｄ）に示す様に
７オトレジスト及びシリコン酸化膜の除去を行いシリコ
ン基板表面にシリコン窒化膜１１もしくはシリコン酸化
膜を形成する。しかる後たとえば９００℃程度の熱処理
により不純物を含むポリシリコン層７よυエミッタ層１
２を拡散する。
術を用いて１〜２μｍ幅程度の形状に７オトレジスト９
を残しそれをマスクとしてシリコン酸化膜８を腐食除去
する。シリコン酸化膜８のエツチング法としては弗酸系
のウェットエツチング法とＣＦ３系ガス等を利用したド
ライエツチング法等が知られているが、前述の様にサブ
ミクｐンの単位の精度が必要な微細加工を行う場合ドラ
イエツチングで行った方が加工り度が良い。次に同図Ｃ
）に示す様に前記シリコン酸化膜８をマスクにポリシリ
コン層７をオーバーエツチングし、例えば０．５〜１．
０μｍ程度に加工する。ポリシリコン層７のエツチング
方法にも弗酸−硝酸混液によるウェットエツチングとＣ
Ｃｌ４系ガスを利用したドライエツチング法とがあるが
、本発明の一つの特徴であるポリシリコン層７をオーバ
ーエツチングする事によりその上のシリコン酸化膜８を
ひさし状に残す為には最初ドライエツチング法にてほぼ
ジャストエツチングを行い、次いでウェットエツチング
でオーバーエツチングを行う手法が望ましい。その後、
前記フォトレジスト９及びシリコン酸化膜８をマスクと
してポロン等のＰ型不純物を高濃度にイオン注入し低抵
抗ベース領域１０を形成する。次に同図ｄ）に示す様に
７オトレジスト及びシリコン酸化膜の除去を行いシリコ
ン基板表面にシリコン窒化膜１１もしくはシリコン酸化
膜を形成する。しかる後たとえば９００℃程度の熱処理
により不純物を含むポリシリコン層７よυエミッタ層１
２を拡散する。
次に同図ｅ）に示す様に平行平板型のりアクティブスパ
ッタ装置等をもちいて半導体基板と垂直方向にドライエ
ツチングをする。ｄ）に示した絶縁膜１１によりエツチ
ングのガスが異なるが、例えばシリコン窒化膜の場合は
ＣＦ４＋０２系ガス、シリコン酸化膜の場合はＣＨＦ、
系のガスを用いてドライエッチすることにより、絶縁膜
とシリコンとのエツチングレート比を例えば１５：１の
様に充分にとる事ができ、同図ｅ）に示す如くポリシリ
コン層７上のエミッタ孔１３と低抵抗層１０上のベース
コンタクト孔１４が同時にセルファラインで得られ、か
つドライエツチングを垂直方向に行う事によりほとんど
サイドエツチングはされず、ポリシリコン７の側面と、
低濃度ベース層１０と基面ｌの接合部上面には充分なシ
リコン窒化膜１１が残っているので各々の接合部が露出
する心配はない。
ッタ装置等をもちいて半導体基板と垂直方向にドライエ
ツチングをする。ｄ）に示した絶縁膜１１によりエツチ
ングのガスが異なるが、例えばシリコン窒化膜の場合は
ＣＦ４＋０２系ガス、シリコン酸化膜の場合はＣＨＦ、
系のガスを用いてドライエッチすることにより、絶縁膜
とシリコンとのエツチングレート比を例えば１５：１の
様に充分にとる事ができ、同図ｅ）に示す如くポリシリ
コン層７上のエミッタ孔１３と低抵抗層１０上のベース
コンタクト孔１４が同時にセルファラインで得られ、か
つドライエツチングを垂直方向に行う事によりほとんど
サイドエツチングはされず、ポリシリコン７の側面と、
低濃度ベース層１０と基面ｌの接合部上面には充分なシ
リコン窒化膜１１が残っているので各々の接合部が露出
する心配はない。
同図ｆ）に示す如く、最後にアルミニウム等の金属をも
ちいてエミッタ引出し電極１５及びベース引出し電極１
６を形成する。
ちいてエミッタ引出し電極１５及びベース引出し電極１
６を形成する。
以上の様に、第２図ｆ）に示す様に、エミツタ層１２は
ポリシリコン層により形成されて０．５〜１．０μ程度
と極めて微細な形状となり、又エミッターベースコンタ
クト間で比較的高比抵抗のペース領域は０．２〜０．３
μ程度で他は低比抵抗の高濃度ペース領域１０であるた
め、ペース抵抗の大幅に低減されたトランジスタとなり
優れた低雑音特性を有する。さらにエミッタ孔１３とベ
ースコンタクト孔１４がセルファラインで同時に得られ
るため、目合せ精度による位置合せずれがなくなり歩留
り良く安価に提供できるものである。
ポリシリコン層により形成されて０．５〜１．０μ程度
と極めて微細な形状となり、又エミッターベースコンタ
クト間で比較的高比抵抗のペース領域は０．２〜０．３
μ程度で他は低比抵抗の高濃度ペース領域１０であるた
め、ペース抵抗の大幅に低減されたトランジスタとなり
優れた低雑音特性を有する。さらにエミッタ孔１３とベ
ースコンタクト孔１４がセルファラインで同時に得られ
るため、目合せ精度による位置合せずれがなくなり歩留
り良く安価に提供できるものである。
また本発明は、同様にＰＮＰ ）ランジスタに適用可能
であることは言うまでもない。
であることは言うまでもない。
第１図ａ）〜Ｃ）は従来の製造方法を説明するための各
工程での断面図である。第２図ａ）〜ｆ）は本発明の一
実施例によるトランジスタの製造方法の各工程に於ける
断面図である。 １・・・・・・シリコン基板、２・・・・・・ペースｌ
ｊ［，３・・・・・・絶縁膜（酸化膜）、４・・・・・
・エミッタ孔、５・・・・・・ベースコンタクト孔、６
・・・・・・エミッタ領域、７・・・・・・不純物ドー
プポリシリコン層、８・・・・・・シリコン酸化膜、９
°°゛°°゛フオトレジスト、１０・・・・・・ベース
高濃度層、１１−°゛・・・シリコン窒化膜、１２・・
・・・・エミツタ層、１３・・・・・・エミッタコンタ
クト孔、１４・・・・・・ベースコンタクト孔、１５・
・・・・・エミッタ電極、１６・・・・・・べ−ｘｔ極
。 ／（／θ 第２図
工程での断面図である。第２図ａ）〜ｆ）は本発明の一
実施例によるトランジスタの製造方法の各工程に於ける
断面図である。 １・・・・・・シリコン基板、２・・・・・・ペースｌ
ｊ［，３・・・・・・絶縁膜（酸化膜）、４・・・・・
・エミッタ孔、５・・・・・・ベースコンタクト孔、６
・・・・・・エミッタ領域、７・・・・・・不純物ドー
プポリシリコン層、８・・・・・・シリコン酸化膜、９
°°゛°°゛フオトレジスト、１０・・・・・・ベース
高濃度層、１１−°゛・・・シリコン窒化膜、１２・・
・・・・エミツタ層、１３・・・・・・エミッタコンタ
クト孔、１４・・・・・・ベースコンタクト孔、１５・
・・・・・エミッタ電極、１６・・・・・・べ−ｘｔ極
。 ／（／θ 第２図
Claims (1)
- 半導体基板に形成されたペース領域の表面全体に多結晶
シリコン層を形成する工程と、該多結晶シリコン層上に
絶縁膜を選択的に形成する工程と、前記多結ａ＆シリコ
ンを選択的にエツチング除去しかつオーバーエツチング
し°Ｃ絶縁膜をひさし状に残す工程と、少くとも前記絶
縁膜をマスクとして、露出した前記ベース領域に不純物
をイオン注入して高濃度ベース領域を形成する工程と、
前記多結晶シリコン上の絶縁膜を除去し、半導体基板表
面全体を新らたな絶縁膜にて被覆する工程と、該新らた
な絶縁膜を半導体基板面に垂直方向に一様に腐食除去す
る工程を有することを特徴とする半導体素子の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177439A JPS6068653A (ja) | 1983-09-26 | 1983-09-26 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177439A JPS6068653A (ja) | 1983-09-26 | 1983-09-26 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068653A true JPS6068653A (ja) | 1985-04-19 |
Family
ID=16030960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177439A Pending JPS6068653A (ja) | 1983-09-26 | 1983-09-26 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068653A (ja) |
-
1983
- 1983-09-26 JP JP58177439A patent/JPS6068653A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0744186B2 (ja) | 半導体装置の製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPS60124967A (ja) | 集積回路構造体 | |
| JPH0147020B2 (ja) | ||
| JPH0581051B2 (ja) | ||
| US4289550A (en) | Method of forming closely spaced device regions utilizing selective etching and diffusion | |
| JPS6068653A (ja) | 半導体素子の製造方法 | |
| US4677456A (en) | Semiconductor structure and manufacturing method | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07288284A (ja) | 半導体装置の製造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JP2534667B2 (ja) | 半導体装置及びその製造方法 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPS6068652A (ja) | 半導体素子の製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP3430748B2 (ja) | 半導体装置の製法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH04277631A (ja) | 半導体装置およびその製造方法 | |
| JPS61150274A (ja) | 半導体装置の製造方法 | |
| JPS58102559A (ja) | 半導体装置およびその製造方法 | |
| JPH0421338B2 (ja) | ||
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 |