JPH0421338B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は半導体装置及びその製造方法に関
し、特に微細な素子構造を有する高周波用半導体
装置とその製造方法に関するものである。

［発明の技術的背景］ 第２図は従来の高周波用トランジスタとその製
造方法を示したものである。

従来の製造方法では、第２図Ａに示すようにｎ
型の半導体基板１の一主表面にｐ型のベース領域
２を形成した後、該半導体基板の該主表面上にシ
リコン酸化膜３を形成し、更に通常のフオトエツ
チングプロセス（PEP）によつてシリコン酸化
膜３にエミツタコンタクトホール１２とベースコ
ンタクトホール１３を開口させる。

次に、砒素ドープト多結晶シリコン層をシリコ
ン酸化膜３上に全面的に堆積させた後、PEPを
行つて第２図Ｂに示すようにエミツタコンタクト
ホール１２の上に砒素ドープト多結晶シリコンパ
ターン１４をPEPによつて形成し、次いで熱処
理を行うことによつて該砒素ドープツ多結晶シリ
コンパターン１４内の砒素をベース領域２内に拡
散させてｎ型のエミツタ領域９を形成させる。

更に、アルミ膜を全面に被着させた後、PEP
を行つて第２図Ｃに示すようにエミツタ電極１５
とベース電極１６とを形成し、第２図Ｃのごとき
高周波用トランジスタを得ている。

［背景技術の問題点］ 一般に、高周波用トランジスタや高周波用のＪ
−FET（接合形電界効果トランジスタ）の高周波
特性を向上させるためには、素子の微細化と同時
に素子を高集積化することによつて寄生容量を減
少させることが必要である。それ故、前記のごと
きトランジスタにおいてその高周波特性を向上さ
せるためには、エミツタ・エミツタ間ピツチやエ
ミツタ電極及びベース電極の幅長さなどを小さく
する必要があり、従来の製造技術によれば、エミ
ツタ・エミツタ間ピツチが7.5μｍ程度のものが実
現している。エミツタ・エミツタ間ピツチ7.5μｍ
の内訳は、例えば、エミツタコンタクトホール幅
0.5μｍ、エミツタコンタクトホール・ベースコン
タクトホール間隔3μｍ、ベースコンタクトホー
ル幅1μｍ、ベースコンタクトホール・エミツタ
コンタクトホール間隔3μｍである。

しかしながら、前記のごとき従来の製造方法に
よると、エミツタ・エミツタ間ピツチが小さくな
ると、パターンのマスク合せ余裕がなくなるた
め、ベース電極１６と砒素ドープト多結晶シリコ
ンパターン１４とが接触したり、或いは、砒素ド
ープト多結晶シリコンパターン１４がエミツタコ
ンタクトホール１２内の半導体基板表面を完全に
被覆できない状態が発生してアルミ膜の堆積時に
アルミが該エミツタコンタクトホール１２内の半
導体基板表面に接触し、その結果、接合突き抜け
現象が起こりやすくなる等の問題が生じていた。
また、エミツタ電極１５とベース電極１６との間
が1.5μｍ以下と狭い場合、砒素ドープト多結晶シ
リコンパターン１４に段差があるため電極パター
ンの形成時にレジスト残りやレジストパターンず
れが起こつてPEPが困難になる等の問題があつ
た。

従つて、前記従来方法で素子を微細化すると著
しく歩留りが低下する恐れがあつたため、素子の
微細化には限界があつた。

なお、このような問題はバイポーラ素子だけで
はなく、たとえば高周波用の接合形FETにおい
ても同じである。

［発明の目的］ この発明の第一の目的は、前記のごとき従来の
半導体装置よりも微細化した素子構造を有し、従
つて高周波特性のよい改良された半導体装置を提
供することである。この発明の第二の目的は、従
来の半導体装置よりも微細な素子構造を有する半
導体装置を従来の製造方法よりも歩留りで製造す
ることのできる製造方法を提供することである ［発明の概要］ この発明による半導体装置は、不純物拡散源と
して利用した不純物添加物層を絶縁膜のコンタク
トホール内に該絶縁膜の膜厚さよりも薄い層とし
て残し、該不純物添加物層の上に金属パターンを
形成して不純物添加物層を電極の下部として構成
したことを特徴とするものである。このような構
成によれば、該不純物添加物層が該コンタクトホ
ールからはみ出すことがないため、近接する他の
電極との接触の恐れがなく、従つて微細な素子構
造が実現する。

また、本発明による製造方法では、半導体基板
上の絶縁膜に異方性エツチングでコンタクトホー
ルを形成した後、該コンタクトホール内と該絶縁
膜の上に不純物ドープト多結晶シリコン等の不純
物添加物層をその上面がほぼ平坦となる厚さまで
堆積させ、該不純物ドープト多結晶シリコンをエ
ツチングして該コンタクトホール内に該絶縁膜の
膜厚よりも薄く不純物添加物層を残し、該不純物
添加物層を拡散源として利用した後、該不純物添
加物層の上に金属パターンを形成して電極を構成
することを特徴とする。

この発明を高周波トランジスタや高周波用Ｊ−
FETの製造に適用する場合には、絶縁膜に異方
性エツチングでベースコンタクトホール及びエミ
ツタコンタクトホール等の複数のコンタクトホー
ルを形成した後、エミツタコンタクトホール等の
特定コンタクトホール内にのみ該絶縁膜の膜厚よ
りも薄層の不純物添加物層を残し、該不純物添加
物層を不純物拡散源として利用した後、該不純物
添加物層の上に電極を形成すると同時に他のコン
タクトホールにも電極形成を行う。本発明によれ
ば、たとえば高周波用トランジスタの製造の場
合、エミツタ拡散に利用する該不純物添加物層が
エミツタコンタクトホール内からはみ出すことが
ないため、後のベース及びエミツタ各電極の形成
工程において該不純物添加物層とベース電極が接
触する恐れがなく、従つてベース電極とエミツタ
電極との間隔を非常に小さくすることができ、そ
の結果、微細な素子構造を有する半導体装置を歩
留りよく製造することができる。

［発明の実施例］ 以下に第１図を参照して本発明の一実施例につ
いて説明する。

本発明の方法の実施に先立つて第１図Ａに示す
ように、予めｎ型の半導体基板１の主表面にｐ型
のベース領域２を形成しておくとともに該主表面
にシリコン酸化膜３とシリコン窒化膜４との積層
された絶縁膜を形成しておく。そして、本発明方
法の第一工程ではまず、通常のフオトエツチング
プロセス（PEP）によつて第１図Ａに示すよう
にシリコン酸化膜３とシリコン窒化膜４にエミツ
タコンタクトホール５とベースコンタクトホール
６を選択開口する。この場合、各々のコンタクト
ールの孔縁にバーズビークが生じないようにエツ
チング方法として反応性イオンエツチング
（RIE）等の異方性エツチングを用いる。なお、
この実施例ではシリコン酸化膜３の厚みは1800
Å、シリコン窒化膜４の厚みは1700Å、エミツタ
コンタクトホール５の幅は0.5μｍ、ベースコンタ
クトホール６の幅は1μｍ、エミツタコンタクト
ホール５とベースコンタクトホール６との間隔は
2μｍとした。この結果、エミツタ・エミツタ間
ピツチは5.5μｍになる。

次に第１図Ｂに示すように砒素（As）を高濃
度にドープした多結晶シリコンを不純物添加物層
７としてその表面が平坦になる厚さまで7000Å全
面堆積した後、各コンタクトホール５及び６内の
不純物添加物層の層厚がシリコン酸化膜３とシリ
コン窒化膜４からなる絶縁膜の膜厚よりも薄くな
るまで等方性エツチング（たとえばケミカルドラ
イエツチング）で全面エツチングする。従つて、
エツチング終了後はシリコン窒化膜４上には不純
物添加物層（すなわちAsドープトポリシリコン
層）がなくなり、各コンタクトホール５及び６内
にのみ、各コンタクトホールの孔縁に達しない層
厚の不純物添加物層７ａ及び７ｂが第１図Ｃに示
すように残される。

ついで第１図Ｃに示すようにエミツタコンタク
トホールとその周囲近傍のみにパターン８を形成
してエミツタコンタクトホール内の不純物添加物
層７ａのみをレジストパターン８で保護した後、
ベースコンタクトホール６内の不純物添加物層７
ｂをたとえばウエツトエツチングして第１図Ｄに
示すように除去する。

続いて熱処理することによりエミツタコンタク
トホール５内の該不純物添加物層７ａから砒素を
半導体基板のベース領域２内に拡散させて第１図
Ｄに示すように、ｎ型高濃度層のエミツタ領域９
を形成する。このとき、該不純物添加物層７ａは
導電層１０ａとなつてエミツタ電極の下方部分が
形成されることになる。

更に全面にAl等の金属膜を堆積させた後、公
知のPEPを行うことにより第１図Ｅに示すよう
に、エミツタ電極上部１０ｂとベース電極１１と
が同時に形成される。

第１図Ｅは本発明の半導体装置の要部断面図で
あり、この発明の半導体装置ではエミツタ拡散源
として利用された導電層１０ａの上にAl等の金
属によつてエミツタ電極上部１０ｂが形成されて
おり、エミツタ電極下部はエミツタコンタクトホ
ールからはみださない導電層１０ａ（すなわち多
結晶シリコン）によつて構成されていることを特
徴とする。従つて本発明の半導体装置では、該導
電層１０ａとベース電極１１とは接触する恐れは
ない。

なお、本実施例では不純物イオンを阻止するた
めにシリコン窒化膜を積層したが、シリコン窒化
膜４を設けずにシリコン酸化膜３のみで絶縁膜を
構成してもよい。また第１図Ａから第１図Ｂに至
る過程で多結晶シリコン層すなわち不純物添加物
層７の上面の平坦性が悪いときには更にその上に
レジスト、ガラス膜、有機膜、金属膜等を堆積し
て平坦化した後、多結晶シリコンのエツチング速
度と同程度のエツチング速度で全面エツチングす
るとよい。このエツチング時にオーバーエツチン
グやエツチング速度のばらつきによりエミツタコ
ンタクトホール内の多結晶シリコンの厚さが薄く
なることを避けるためには、第１図Ａの状態に至
る前にシリコン窒化膜４の上に更にシリコン酸化
膜を堆積すればよい。その堆積厚は3000Å程度で
あれば、エミツタコンタクトホール内の最終的な
多結晶シリコン膜の膜厚が薄くなり過ぎることを
防止でき、従つて電極形成時にエミツタ接合に対
するアルミニウムの突き抜け（スパイク）現象の
発生を未然に防止することができる。

［発明の効果］ 本発明の半導体装置では、エミツタ上の多結晶
シリコン層とベース電極との接触が生ずる恐れが
ないので、エミツタ電極とベース電極との間隔を
従来よりも小さくすることができるとともにエミ
ツタ・エミツタ間ピツチも小さくすることがで
き、その結果、従来よりも微細化した構造を有し
た高周波特性のよい、半導体装置が実現できる。

また、本発明の方法によればエミツタ上の多結
晶シリコン層とベース電極との接触が生じない半
導体装置を製造することができるとともに、多結
晶シリコン層とエミツタコンタクトホールとのず
れが起こらないため電極形成時に接合突き抜けが
起こらない半導体装置を製造することができる。
更に、本発明方法では多結晶シリコン層がエミツ
タコンタクトホール内のみに形成されるので、従
来方法において多結晶シリコンパターンの段部に
生じやすかつたAl電極の段切れが起こらず、従
つて電極形成精度の高い半導体装置を製造するこ
とができる。

その結果、本発明方法によれば、従来の半導体
装置よりも微細化した構造を有する高性能の半導
体装置を高い歩留りで製造することができる。

なお、本発明は、バイポーラ素子及び接合形
FETばかりでなく、MOS構造素子（特にNMOS
型素子）の製造にも適用しうるものであり、本発
明が前記実施例のみに限定されないことは明らか
である。

【図面の簡単な説明】

第１図は本発明方法の一実施例を示した工程説
明図であり、第１図Ｅは本発明の半導体装置の一
実施例を示した断面図、第２図は従来の製造方法
を説明するための工程説明図であり、第２図Ｃは
従来の半導体装置の断面図である。 １……半導体基板、２……ベース領域、３……
絶縁膜（シリコン酸化膜）、４……絶縁膜（シリ
コン窒化膜）、５，１２……エミツタコンタクト
ホール、６，１３……ベースコンタクトホール、
７，７ａ，７ｂ……不純物添加物層、８……レジ
ストパターン、９……エミツタ領域、１０ａ……
導電層、１０ｂ……エミツタ電極上部、１１，１
６……ベース電極、１５……エミツタ電極、１４
……砒素ドープトシリコンパターン。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板と、該半導体基板の主表面に形成
   された絶縁膜と、該絶縁膜に異方性エツチング等
   の方法で側壁がほぼ垂直に形成された少なくとも
   一個のコンタクトホールと、該コンタクトホール
   内に該絶縁膜よりも薄い厚さに堆積されるととも
   に不純物拡散源として利用された導電層と、該コ
   ンタクトホール内の該導電層の上に堆積されると
   ともに該絶縁膜の上に形成された金属パターンと
   を有していることを特徴とする半導体装置。 ２ 半導体基板の主表面に形成された絶縁膜を選
   択的に異方性エツチングして該絶縁膜に開口を形
   成する工程と、該開口内と該絶縁膜の上に不純物
   ドープト多結晶シリコン等の不純物添加物層をそ
   の上面全体がほぼ平坦となる厚さまで堆積させる
   工程と、該開口内の該不純物添加物の層厚が該絶
   縁膜の層厚より小さくなるまで該不純物添加物層
   を全面エツチングする工程と、該開口内の該不純
   物添加物層から不純物を半導体基板内に拡散させ
   ることにより該開口の真下に不純物拡散領域を形
   成すると同時に該不純物添加物層を導電層に変換
   させる工程と、該導電層の上に金属パターンを形
   成する工程とからなる半導体装置の製造方法。