JPS6069739A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6069739A JPS6069739A JP58177455A JP17745583A JPS6069739A JP S6069739 A JPS6069739 A JP S6069739A JP 58177455 A JP58177455 A JP 58177455A JP 17745583 A JP17745583 A JP 17745583A JP S6069739 A JPS6069739 A JP S6069739A
- Authority
- JP
- Japan
- Prior art keywords
- program
- load program
- transferred
- main storage
- initial load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は情報処理装置に関する。
従来の情報処理装置は、起動時等に、イニシャルロード
プログラムを主記憶装置内に格納し、このプログラムを
実行することによりダンププログラムまだはロードプロ
グラム等を他装置から主記憶装置内に格納している。し
かしながら、従来装置には、イニシャルロードプログラ
ムを主記憶装置内に格納したとき、以前に主記憶装置内
の対応する領域に存在していたデータが破壊されてしま
うという欠点がある。
プログラムを主記憶装置内に格納し、このプログラムを
実行することによりダンププログラムまだはロードプロ
グラム等を他装置から主記憶装置内に格納している。し
かしながら、従来装置には、イニシャルロードプログラ
ムを主記憶装置内に格納したとき、以前に主記憶装置内
の対応する領域に存在していたデータが破壊されてしま
うという欠点がある。
本発明の目的は上述の欠点を除去しイニシャルロードプ
ログラムの転送による記憶内容の破壊全防げる情報処理
装置を提供することにある。
ログラムの転送による記憶内容の破壊全防げる情報処理
装置を提供することにある。
本発明の装置は、他装置からの起動指示に応答して起動
できる情報処理装置において、前記他装置からの起動指
示に応答して起動用トリガ信号を出力する入出力制御手
段と、情報を格納する主記憶手段と、該主記憶手段内の
情報に基づいて処理を実行する中央処理手段と、ダンプ
プログラムまたはロードプログラムのうちの少なくとも
一方を前記主記憶手段内に転送するだめのイニシャルロ
ードプログラムを格納したローカル記憶手段とを備え、
前記入出力制御手段からのトリガ信号に応答して前記主
記憶手段内の一部の領域の内容を前記ロー カル記憶手
段に転送したあと前記ローカル記憶手段内のイニシャル
ロードプログラムを前記主記憶手段内の前記一部の領域
に転送し、この転送されたイニシャルロードプログラム
の前記中央処理手段による実行後に、前記ローカル記憶
手段内に転送した前記一部の領域の内容を前記主記憶手
段に転送するよう転送制御を行なう。
できる情報処理装置において、前記他装置からの起動指
示に応答して起動用トリガ信号を出力する入出力制御手
段と、情報を格納する主記憶手段と、該主記憶手段内の
情報に基づいて処理を実行する中央処理手段と、ダンプ
プログラムまたはロードプログラムのうちの少なくとも
一方を前記主記憶手段内に転送するだめのイニシャルロ
ードプログラムを格納したローカル記憶手段とを備え、
前記入出力制御手段からのトリガ信号に応答して前記主
記憶手段内の一部の領域の内容を前記ロー カル記憶手
段に転送したあと前記ローカル記憶手段内のイニシャル
ロードプログラムを前記主記憶手段内の前記一部の領域
に転送し、この転送されたイニシャルロードプログラム
の前記中央処理手段による実行後に、前記ローカル記憶
手段内に転送した前記一部の領域の内容を前記主記憶手
段に転送するよう転送制御を行なう。
第１図を参照すると、本発明の一実施例は、プログラム
およびデータが格納される主記憶装置ｌと、主記憶装置
１内のプロクラムを実行する中央処理装置２と、ダンプ
プログラムまたはロードプログラムを主記憶装置ｌに転
送するだめのイニシャルロードプログラムを格納したロ
ーカルメモリ３と、他装置５からの起動指示を受信し起
動用トリガ信号を発生する入出力制御装＠４とから構成
きれる。
およびデータが格納される主記憶装置ｌと、主記憶装置
１内のプロクラムを実行する中央処理装置２と、ダンプ
プログラムまたはロードプログラムを主記憶装置ｌに転
送するだめのイニシャルロードプログラムを格納したロ
ーカルメモリ３と、他装置５からの起動指示を受信し起
動用トリガ信号を発生する入出力制御装＠４とから構成
きれる。
第２図は主記憶装は１およびローカルメモリ３のプログ
ラム配置を示す図である。
ラム配置を示す図である。
次に第１図および第２図を参照して動作を説明する。他
装置５から信号ｍ７を介して自装置の起動が入出力制御
装置４にかかると、入出力制御装置４は中央処理装置２
に信号線６を介して起動信号を送る。中央処理装置２は
装置１内の領域１２に格納された内容をローカルメモリ
３内の領域１０に転送する（第２図の矢印１４）。この
あと、ローカルメモリ３に格納されているイニシャルロ
ードプログラム１１′ｆ：主記憶装置１の領域１２に転
送する（同矢印１５）。次に、転送されたこのイニシャ
ルロードプログラムが実行され、他装置５からダンププ
ログラムまたはロードプログラムが装置１の領域１３に
転送される（同矢印１６）。
装置５から信号ｍ７を介して自装置の起動が入出力制御
装置４にかかると、入出力制御装置４は中央処理装置２
に信号線６を介して起動信号を送る。中央処理装置２は
装置１内の領域１２に格納された内容をローカルメモリ
３内の領域１０に転送する（第２図の矢印１４）。この
あと、ローカルメモリ３に格納されているイニシャルロ
ードプログラム１１′ｆ：主記憶装置１の領域１２に転
送する（同矢印１５）。次に、転送されたこのイニシャ
ルロードプログラムが実行され、他装置５からダンププ
ログラムまたはロードプログラムが装置１の領域１３に
転送される（同矢印１６）。
次に、ローカルメモリ３の領域１０の内容を主記憶装置
１の領域１２にもどす（同矢印１７）。次に、領域１３
に転送したダンププログラムまたはロードプログラムの
実行に移る。
１の領域１２にもどす（同矢印１７）。次に、領域１３
に転送したダンププログラムまたはロードプログラムの
実行に移る。
この様にして、プログラムの転送を行なうことにより、
あたかもイニシャルロードプログラムが主記憶装置１に
存在しなかったかのように見える。
あたかもイニシャルロードプログラムが主記憶装置１に
存在しなかったかのように見える。
従って、ソフトウェアはハードウェアの固定記憶領域を
意識せずにプログラムを作ることができ、プログラムの
作成か容易になる。
意識せずにプログラムを作ることができ、プログラムの
作成か容易になる。
なお本実施例ではローカルメモリ３と主記憶装、＠
置１と間の転送制御全中央処理装置２により行っている
が、主記ｔ【装置１とローカルメモリ３との両方ｒアク
セスできる他の！ｉｉｌ 僻手段により行なってもよい
。
が、主記ｔ【装置１とローカルメモリ３との両方ｒアク
セスできる他の！ｉｉｌ 僻手段により行なってもよい
。
以上、本発明には、イニシャルロードプログラムの転送
による記憶内容の破壊の除去およびプログラム作成の容
易化ケ達成できるという効果がある。
による記憶内容の破壊の除去およびプログラム作成の容
易化ケ達成できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図および第２
図は主記憶装置およびローカルメモリの記憶内容配置を
示す図である。 図において、工・・・・・・主記憶装置、２・・・・・
・中央処理装置、３・・・・・・ローカルメモ１ハ ４
・・・・・・入出力制脚装置、訃・・・・・他装置、６
，７・・・・・・信号線、１０〜１３・・・・・・領域
。
図は主記憶装置およびローカルメモリの記憶内容配置を
示す図である。 図において、工・・・・・・主記憶装置、２・・・・・
・中央処理装置、３・・・・・・ローカルメモ１ハ ４
・・・・・・入出力制脚装置、訃・・・・・他装置、６
，７・・・・・・信号線、１０〜１３・・・・・・領域
。
Claims (3)
- （１）他装置からの起動指示に応答して起動できる情報
処理装置において、前記他装置からの起動指示に応答し
て起動用トリガ信号を出力する入出力制御手段と、情報
を格納する主記憶手段と、該主記憶手段内の情報に基づ
いて処理を実行する中央処理手段と、ダンププログラム
またはロードプログラムのうちの少なくとも一方を前記
主記憶手段内に転送するだめのイニシャルロードプログ
ラムを格納したローカル記憶手段とを備え、前記入出力
制御手段からのトリガ信号に応答して前記主記憶手段内
の一部の領域の内容を前記ローカル記憶手段に転送した
あと前記ローカル記憶手段内のイニシャルロードプログ
ラムを前記主記憶装置内の前記一部の領域に転送し、こ
の転送されたイニシャルロードプログラムの前記中央処
理手段による実行後に、前記ローカル記憶手段内に転送
した前記一部の領域の内容を前記主記憶手段に転送する
よう転送制御を行なうことを特徴とする情報処ｆ３Ｊ！
、装置。 - （２）前記転送制御を、前記中央処理手段か実行するこ
とを特徴とする特許請求の範囲外（１）項記載の情報処
理装置。 - （３） 前記転送制御を、前記中央処理手段以外の制御
手段が実行すること全特徴とする特許請求の範囲第（１
）項記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177455A JPS6069739A (ja) | 1983-09-26 | 1983-09-26 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177455A JPS6069739A (ja) | 1983-09-26 | 1983-09-26 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6069739A true JPS6069739A (ja) | 1985-04-20 |
Family
ID=16031241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177455A Pending JPS6069739A (ja) | 1983-09-26 | 1983-09-26 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6069739A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57130132A (en) * | 1981-02-04 | 1982-08-12 | Toshiba Corp | Ipl controlling system |
-
1983
- 1983-09-26 JP JP58177455A patent/JPS6069739A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57130132A (en) * | 1981-02-04 | 1982-08-12 | Toshiba Corp | Ipl controlling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03278126A (ja) | 計算機システム立上げ方式 | |
| JPS6069739A (ja) | 情報処理装置 | |
| JP2001256055A (ja) | プログラムダウンロード方式 | |
| JP2633874B2 (ja) | 増設処理方式 | |
| JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
| JP3074223B2 (ja) | 音声および画像の出力方法 | |
| JPH06332809A (ja) | 情報処理装置 | |
| JPH04364563A (ja) | ダウンロード制御方法 | |
| JPH04273556A (ja) | 通信処理装置起動方式 | |
| JPS5913060B2 (ja) | 主記憶装置の記憶容量検出方式 | |
| JPH0227689B2 (ja) | ||
| JPS60229141A (ja) | レジスタのデ−タ保存方式 | |
| JPS603217B2 (ja) | メモリ・ダンプ起動方式 | |
| JPH10232781A (ja) | システム立ち上げ方法 | |
| JPS62296256A (ja) | 周辺制御装置 | |
| JPS63298654A (ja) | マイクロコンピユ−タ | |
| JPH0497461A (ja) | メモリ試験方式 | |
| JPH01147636A (ja) | 障害発生時の処理再試行方式 | |
| JPS59231651A (ja) | マイクロプログラム制御型デ−タ処理装置 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPS63247847A (ja) | 入力デ−タ履歴の保存方式 | |
| JPS6146528A (ja) | マイクロプログラム制御装置 | |
| JPH0259492B2 (ja) | ||
| JPH02100153A (ja) | メモリマップ切換制御方式 | |
| JPS63117396A (ja) | 不揮発性半導体記憶装置 |