JPS63298654A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS63298654A JPS63298654A JP62136873A JP13687387A JPS63298654A JP S63298654 A JPS63298654 A JP S63298654A JP 62136873 A JP62136873 A JP 62136873A JP 13687387 A JP13687387 A JP 13687387A JP S63298654 A JPS63298654 A JP S63298654A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- code
- rom
- mode
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006378 damage Effects 0.000 claims abstract description 15
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000007704 transition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はマイクロコンピュータに係り、特にマイクロコ
ンピュータのストップモード時にランダムアクセスメモ
リ内のデータが正常に保持されていたか否かを判断する
ための手段に関する。
ンピュータのストップモード時にランダムアクセスメモ
リ内のデータが正常に保持されていたか否かを判断する
ための手段に関する。
［従来の技術］
従来、この種のマイクロコンピュータではストップモー
ド時に電源電圧を低下させて消費電力の節約を実行して
おり、この際に、ストップモード解除後のプログラム実
行の再開に備えてラム（ランダムアクセスメモリ）のデ
ータは保持される。
ド時に電源電圧を低下させて消費電力の節約を実行して
おり、この際に、ストップモード解除後のプログラム実
行の再開に備えてラム（ランダムアクセスメモリ）のデ
ータは保持される。
ところが、電源電圧を低下させ過ぎるとラムのデータが
破壊されてしまうことがある。従って、ラムのデータ保
持電圧を十分に高く設定して上記デ−タの破壊を防止し
ていた。
破壊されてしまうことがある。従って、ラムのデータ保
持電圧を十分に高く設定して上記デ−タの破壊を防止し
ていた。
［発明が解決しようとする問題点コ
上記従来のマイクロコンピュータではストップモード時
にラム内のデータ破壊を防止するためにデータ保持電圧
を十分に高く設定していたので、ストップモード時の消
費電力の低下を十分に実施できないという問題点があっ
た。
にラム内のデータ破壊を防止するためにデータ保持電圧
を十分に高く設定していたので、ストップモード時の消
費電力の低下を十分に実施できないという問題点があっ
た。
従って、本発明の目的はストップモード時に電源電圧を
十分に低下させることの可能なマイクロコンピュータを
提供することである。
十分に低下させることの可能なマイクロコンピュータを
提供することである。
［問題点を解決するための手段］
本発明はデータを記憶するラムと、複数プログラムのプ
ログラム命令を保持可能なロム部とを有し、プログラム
を実行する動作モードと動作クロックを停止させ電源電
圧を低下させるストップモードとで機能するマイクロコ
ンピュータにおいて、上記ロムにデータ破壊時対応処理
プログラムを保持させ、上記動作モードからストップモ
ードへの移行時に上記ラムの所定アドレスに特定コード
を書き込むコード書き込み手段と、上記ストップモード
から動作モードに移行した後に上記特定コードをラムか
ら読み出すコード読み出し手段と、該ラムから読み出さ
れた特定コードが書き込まれた特定コードと一致するか
否かを判断し不一致時には上記データ破壊時対応処理プ
ログラムを実行させる判定手段とを更に設けたことを特
徴としている。
ログラム命令を保持可能なロム部とを有し、プログラム
を実行する動作モードと動作クロックを停止させ電源電
圧を低下させるストップモードとで機能するマイクロコ
ンピュータにおいて、上記ロムにデータ破壊時対応処理
プログラムを保持させ、上記動作モードからストップモ
ードへの移行時に上記ラムの所定アドレスに特定コード
を書き込むコード書き込み手段と、上記ストップモード
から動作モードに移行した後に上記特定コードをラムか
ら読み出すコード読み出し手段と、該ラムから読み出さ
れた特定コードが書き込まれた特定コードと一致するか
否かを判断し不一致時には上記データ破壊時対応処理プ
ログラムを実行させる判定手段とを更に設けたことを特
徴としている。
［発明の作用コ
上記構成にかかるマイクロコンピュータにあっては、動
作モード時ではロム部の何れかのプログラムのプログラ
ム命令を順次実行する。ところが動作モードからストッ
プモードへの移行が要求されると、まず、ラムの所定ア
ドレスに特定コードを書き込み、しかる後にストップモ
ードに移行する。やがて動作モードへの移行が再び要求
されると、マイクロコンピュータはストップモードから
動作モードに移行した後に上記特定コードをラムから読
み出し、該ラムから読み出された特定コードがストップ
モードへの移行時に書き込まれた特定コードと一致する
か否かを判断する。これらのコードが一致すればデータ
の破壊は発生していないので要求されているプログラム
を実行し、不一致時には上記データ破壊時対応処理プロ
グラムを実行する。
作モード時ではロム部の何れかのプログラムのプログラ
ム命令を順次実行する。ところが動作モードからストッ
プモードへの移行が要求されると、まず、ラムの所定ア
ドレスに特定コードを書き込み、しかる後にストップモ
ードに移行する。やがて動作モードへの移行が再び要求
されると、マイクロコンピュータはストップモードから
動作モードに移行した後に上記特定コードをラムから読
み出し、該ラムから読み出された特定コードがストップ
モードへの移行時に書き込まれた特定コードと一致する
か否かを判断する。これらのコードが一致すればデータ
の破壊は発生していないので要求されているプログラム
を実行し、不一致時には上記データ破壊時対応処理プロ
グラムを実行する。
［実施例コ
以下、本発明の実施例を図面を参照し・つつ説明する。
第１図は本発明の一実施例の構成を示すブロック回路図
であり、１は外部からの割り込み要求が供給される割り
込み入力端子を、２はプログラムカウンタを、３はプロ
グラムデータを記憶しているプログラムロム（ＰＲＯＧ
ＲＡＭ ＲＯＭ）を、４はストップフラグを、５はタ
イミング発生回路を、６は上記タイミング発生回路５か
ら出力される各種タイミング信号の伝播するタイミング
信号線を、７は後述するラムに記憶されているデータが
正確にリードされたか否かの判定結果に基づきセットま
たはリセットされる判定フラグを、８は判定フラグ７が
セットされているときに内部期化プログラムのマイクロ
アドレスを発生させるマイクロアドレス発生回路を、９
は各種演算を実行する演算回路（ＡＬＵ）を、１０は時
分割でアドレスデータや演算データを転送するアドレス
バスを、１１はマイクロロムのプログラムカウンタを、
１２はマイクロプログラムを格納するマイクロロム（Ｍ
ＩＣＲＯＲＯＭ）を、１３はデータのリード、ライトを
実行するリード・ライトバッファ（Ｒ／Ｗ ＢＵＦ）
を、１４はラムを、１５はラムのアドレスを発生するア
ドレス発生回路をそれぞれ示している。
であり、１は外部からの割り込み要求が供給される割り
込み入力端子を、２はプログラムカウンタを、３はプロ
グラムデータを記憶しているプログラムロム（ＰＲＯＧ
ＲＡＭ ＲＯＭ）を、４はストップフラグを、５はタ
イミング発生回路を、６は上記タイミング発生回路５か
ら出力される各種タイミング信号の伝播するタイミング
信号線を、７は後述するラムに記憶されているデータが
正確にリードされたか否かの判定結果に基づきセットま
たはリセットされる判定フラグを、８は判定フラグ７が
セットされているときに内部期化プログラムのマイクロ
アドレスを発生させるマイクロアドレス発生回路を、９
は各種演算を実行する演算回路（ＡＬＵ）を、１０は時
分割でアドレスデータや演算データを転送するアドレス
バスを、１１はマイクロロムのプログラムカウンタを、
１２はマイクロプログラムを格納するマイクロロム（Ｍ
ＩＣＲＯＲＯＭ）を、１３はデータのリード、ライトを
実行するリード・ライトバッファ（Ｒ／Ｗ ＢＵＦ）
を、１４はラムを、１５はラムのアドレスを発生するア
ドレス発生回路をそれぞれ示している。
次に、本実施例の動作を第２図のフローチャート図を参
照しつつ説明する。まず、パワーオンスタート後に、マ
イクロロム１２に格納されている内容により内部回路の
リセットを実行する。この時には判定フラグ７もリセッ
トされる。次に、プログラムロム３に格納されているプ
ログラムに従つて処理１が実行される。ここでストップ
命令が発生してプログラムロム３からクロックストップ
命令がアドレスバス上に読み出されるとマイクロアドレ
ス発生回路８はプログラムカウンタ１１にクロックスト
ップルーチンのスタートアドレスを出力し、クロック停
止のためのマイクロプログラムを実行し始める。このマ
イクロプログラム処理では、まず、ラム１４のユーザエ
リア外の特定番地に特定コードデータを書き込み、次に
ストップフラグ４をセットする。この特定番地への特定
コードの書き込みにより特許請求の範囲で規定したコー
ド書き込み手段が実現される。ストップフラグ４のセッ
トによりタイミング発生回路５はタイミング発生を停止
し、ストップ状態にはいる。このようにしてストップ状
態にはいると電源電圧は低下し、マイクロコンピュータ
の消費電力の低下を図る。
照しつつ説明する。まず、パワーオンスタート後に、マ
イクロロム１２に格納されている内容により内部回路の
リセットを実行する。この時には判定フラグ７もリセッ
トされる。次に、プログラムロム３に格納されているプ
ログラムに従つて処理１が実行される。ここでストップ
命令が発生してプログラムロム３からクロックストップ
命令がアドレスバス上に読み出されるとマイクロアドレ
ス発生回路８はプログラムカウンタ１１にクロックスト
ップルーチンのスタートアドレスを出力し、クロック停
止のためのマイクロプログラムを実行し始める。このマ
イクロプログラム処理では、まず、ラム１４のユーザエ
リア外の特定番地に特定コードデータを書き込み、次に
ストップフラグ４をセットする。この特定番地への特定
コードの書き込みにより特許請求の範囲で規定したコー
ド書き込み手段が実現される。ストップフラグ４のセッ
トによりタイミング発生回路５はタイミング発生を停止
し、ストップ状態にはいる。このようにしてストップ状
態にはいると電源電圧は低下し、マイクロコンピュータ
の消費電力の低下を図る。
このストップ状態からの解除はまず電源電圧を復帰させ
てから外部割り込み入力端子１に割り込み信号を供給す
ることによりストップフラグ４をリセットし、タイミン
グ発生回路５のタイミングの発生を再開させる。外部割
り込み入力信号によりマイクロアドレス発生回路８はプ
ログラムカウンタ１１にクロックスタート処理のスター
トアドレスを出力し、クロックスタート処理のマイクロ
プログラムをスタートさせる。このマイクロプログラム
の処理により、まず、ストップ時に書き込んだラム１４
の特定番地から特定コードをリードする。この特定コー
ドのリードにより特許請求の範囲で規定したコード書き
込み手段が実現する。
てから外部割り込み入力端子１に割り込み信号を供給す
ることによりストップフラグ４をリセットし、タイミン
グ発生回路５のタイミングの発生を再開させる。外部割
り込み入力信号によりマイクロアドレス発生回路８はプ
ログラムカウンタ１１にクロックスタート処理のスター
トアドレスを出力し、クロックスタート処理のマイクロ
プログラムをスタートさせる。このマイクロプログラム
の処理により、まず、ストップ時に書き込んだラム１４
の特定番地から特定コードをリードする。この特定コー
ドのリードにより特許請求の範囲で規定したコード書き
込み手段が実現する。
こうして読み出された特定コードが書き込み時のコード
と異なっていればラム１４のデータ破壊が発生したと判
断して判定フラグ７をセットする。
と異なっていればラム１４のデータ破壊が発生したと判
断して判定フラグ７をセットする。
判定フラグ７のセット信号によりマイクロアドレス発生
回路はプログラムロム３のアドレス変更処理ルーチンの
スタートアドレスをプログラムカウンタ１１に供給して
マイクロプログラムをスタートさせる。かかるマイクロ
プログラム処理によりマイクロロム１２はプログラムカ
ウンタ２に変更アドレスを書き込む。以上の処理で特許
請求の範囲で規定する判定手段が実現される。変更アド
レスで開始するプログラムロムのエリアには、予めラム
１４のデータ破壊が発生したときに実行すべきデータ破
壊時対応処理プログラムが格納されており（処理３）、
この対応処理プログラムが順次実行された後にパワーオ
フエンドになる。上記プログラムロム３とマイクロロム
１２とでロム部を構成している。
回路はプログラムロム３のアドレス変更処理ルーチンの
スタートアドレスをプログラムカウンタ１１に供給して
マイクロプログラムをスタートさせる。かかるマイクロ
プログラム処理によりマイクロロム１２はプログラムカ
ウンタ２に変更アドレスを書き込む。以上の処理で特許
請求の範囲で規定する判定手段が実現される。変更アド
レスで開始するプログラムロムのエリアには、予めラム
１４のデータ破壊が発生したときに実行すべきデータ破
壊時対応処理プログラムが格納されており（処理３）、
この対応処理プログラムが順次実行された後にパワーオ
フエンドになる。上記プログラムロム３とマイクロロム
１２とでロム部を構成している。
これに対して、判定フラグ７がセットされていない場合
には、ラム１４のデータ破壊は発生していないと判断す
るので、プログラムロム３のプログラムにしたがって処
理２がそのまま実行され、パワーオフエンドに至る。
には、ラム１４のデータ破壊は発生していないと判断す
るので、プログラムロム３のプログラムにしたがって処
理２がそのまま実行され、パワーオフエンドに至る。
［発明の効果］
以上説明してきたように、本発明ではロム部にデータ破
壊時対応プログラムを保持させ、ストップモード前後の
特定データの変化に基づきデータ破壊の有無を判断する
ようにしたので、ストップモード時に電源電圧を十分に
低下させることができるようになり、マイクロコンピュ
ータの消費電力を一層減少させることができるという効
果を得られる。
壊時対応プログラムを保持させ、ストップモード前後の
特定データの変化に基づきデータ破壊の有無を判断する
ようにしたので、ストップモード時に電源電圧を十分に
低下させることができるようになり、マイクロコンピュ
ータの消費電力を一層減少させることができるという効
果を得られる。
第１図は本発明の一実施例の構成を示すブロック回路図
、 第２図は一実施例の動作を説明するフローチャート図で
ある。 １・・・・・・割り込み入力端子、 ２・・・・・・プログラムカウンタ、 ３・・・・・・プログラムロム、 ４・・・・・・ストップフラグ、 ５・・・・・・タイミング発生回路、 ６・・・・・・タイミング傷線、 ７・・・・・・判定フラグ、 ８・・・・・・マイクロアドレス発生回路、９・・・・
・・演算回路、 １０・・・・・アドレスバス、 １１・・・・・プログラムカウンタ、 １２・・・・・マイクロロム、 １３・・・・・リード・ライトバッファ、１４・・・・
・ラム、 １５・・・・・アドレス発生回路。 特許出願人 日本電気株式会社 代理人 弁理士 桑 井 清 − 第１図 外環１ スに、リア択鳳
、 第２図は一実施例の動作を説明するフローチャート図で
ある。 １・・・・・・割り込み入力端子、 ２・・・・・・プログラムカウンタ、 ３・・・・・・プログラムロム、 ４・・・・・・ストップフラグ、 ５・・・・・・タイミング発生回路、 ６・・・・・・タイミング傷線、 ７・・・・・・判定フラグ、 ８・・・・・・マイクロアドレス発生回路、９・・・・
・・演算回路、 １０・・・・・アドレスバス、 １１・・・・・プログラムカウンタ、 １２・・・・・マイクロロム、 １３・・・・・リード・ライトバッファ、１４・・・・
・ラム、 １５・・・・・アドレス発生回路。 特許出願人 日本電気株式会社 代理人 弁理士 桑 井 清 − 第１図 外環１ スに、リア択鳳
Claims (1)
- 【特許請求の範囲】 データを記憶するラムと、複数プログラムのプログラム
命令を保持可能なロム部とを有し、プログラムを実行す
る動作モードと動作クロックを停止させ電源電圧を低下
させるストップモードとで機能するマイクロコンピュー
タにおいて、 上記ロムにデータ破壊時対応処理プログラムを保持させ
、 上記動作モードからストップモードへの移行時に上記ラ
ムの所定アドレスに特定コードを書き込むコード書き込
み手段と、 上記ストップモードから動作モードに移行した後に上記
特定コードをラムから読み出すコード読み出し手段と、 該ラムから読み出された特定コードが書き込まれた特定
コードと一致するか否かを判断し不一致時には上記デー
タ破壊時対応処理プログラムを実行させる判定手段とを
更に設けたことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136873A JPS63298654A (ja) | 1987-05-29 | 1987-05-29 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136873A JPS63298654A (ja) | 1987-05-29 | 1987-05-29 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63298654A true JPS63298654A (ja) | 1988-12-06 |
Family
ID=15185527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136873A Pending JPS63298654A (ja) | 1987-05-29 | 1987-05-29 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63298654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008070934A (ja) * | 2006-09-12 | 2008-03-27 | Matsushita Electric Ind Co Ltd | マイクロコントローラおよびその関連技術 |
-
1987
- 1987-05-29 JP JP62136873A patent/JPS63298654A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008070934A (ja) * | 2006-09-12 | 2008-03-27 | Matsushita Electric Ind Co Ltd | マイクロコントローラおよびその関連技術 |
| US7930575B2 (en) | 2006-09-12 | 2011-04-19 | Panasonic Corporation | Microcontroller for controlling power shutdown process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923838A (en) | Microcomputer with built-in flash memory | |
| JP2004046324A (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
| JPH0588795A (ja) | データ処理装置 | |
| KR19980054349A (ko) | 옵션 자동 설정 회로 | |
| JPS63298654A (ja) | マイクロコンピユ−タ | |
| US6370651B1 (en) | Synchronizing user commands to a microcontroller in a memory device | |
| JPS5856165A (ja) | レコ−ド更新方式 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH086616A (ja) | プログラマブルコントローラ | |
| JPH0496122A (ja) | 情報処理装置 | |
| JP3745031B2 (ja) | Ｃｐｕアクセラレータ | |
| JPS63157238A (ja) | コンピユ−タ | |
| JPS6354642A (ja) | メモリ−制御回路 | |
| JPS6381537A (ja) | コンピユ−タシステム | |
| JPH04296954A (ja) | メモリシステム | |
| JPH04105110A (ja) | 電源制御装置 | |
| JP2022038056A (ja) | メモリバックアップシステム | |
| JPH03292527A (ja) | 演算装置 | |
| JPS63117396A (ja) | 不揮発性半導体記憶装置 | |
| JPH0311415A (ja) | 電子ディスク装置 | |
| JPH0638219B2 (ja) | メモリバツクアツプ給電される処理装置 | |
| JPH0934807A (ja) | 情報処理装置 | |
| JPH0836499A (ja) | マイクロコンピュータ | |
| JPH0561659B2 (ja) | ||
| JPH0120778B2 (ja) |