JPS6072490A - 出力信号処理回路 - Google Patents
出力信号処理回路Info
- Publication number
- JPS6072490A JPS6072490A JP58181192A JP18119283A JPS6072490A JP S6072490 A JPS6072490 A JP S6072490A JP 58181192 A JP58181192 A JP 58181192A JP 18119283 A JP18119283 A JP 18119283A JP S6072490 A JPS6072490 A JP S6072490A
- Authority
- JP
- Japan
- Prior art keywords
- level
- output signal
- circuit
- output
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はＣＣＤなどを固体撮像素子とする場合のその
出力段に設けられる出力信号処理回路に関する。
出力段に設けられる出力信号処理回路に関する。
発明の技術的背景とその問題点
例えば、固体撮像素子としてＣＯＤを使用する場合、そ
の出力信号処理回路としては第１図に示すようなものが
使用される。
の出力信号処理回路としては第１図に示すようなものが
使用される。
図において、α１は出力回路、（イ）はサンプリングホ
ールド回路であって、出力回路（１０はＣＯＤのチップ
内に設けられる。
ールド回路であって、出力回路（１０はＣＯＤのチップ
内に設けられる。
Ｑつは出力電流源であって、入力光強度が電気信号（電
流）に変換されたものである。出力電流源（１１）は読
出し用のＭＯＳ ）ランジスタαりを介して出力ＭＯ８
）ランジスタ０３と充放電用のコンデンサＣ１１とに接
続され、またプリチャージ用のＭＯＳ ）ランジスタα
→を介してプリチャージレベルを決定スる電源Ｖ、に接
続される。
流）に変換されたものである。出力電流源（１１）は読
出し用のＭＯＳ ）ランジスタαりを介して出力ＭＯ８
）ランジスタ０３と充放電用のコンデンサＣ１１とに接
続され、またプリチャージ用のＭＯＳ ）ランジスタα
→を介してプリチャージレベルを決定スる電源Ｖ、に接
続される。
ＭＯＳ ）ランジスタ（ロ）には読出しノ臂ルスＰ。が
、他方のＭＯＳ ）ランジスタα→には読出しパルスＰ
。とけ逆相関係に外されたブリチャージノ４ルスｐ、（
第２図Ａ）が夫々供給されるので、接続点ｔのレベルハ
フ’ リチャージ期間Ｔ、には所定のプリチャージレベ
ルｖｐとなシ、読出し期間Ｔ。には出力電流に対応した
信号レベルとなるから、出力ＭＯ８）ランジスタα）の
ソース側には第２図Ｂに示す出力信号Ｓ。が得られる。
、他方のＭＯＳ ）ランジスタα→には読出しパルスＰ
。とけ逆相関係に外されたブリチャージノ４ルスｐ、（
第２図Ａ）が夫々供給されるので、接続点ｔのレベルハ
フ’ リチャージ期間Ｔ、には所定のプリチャージレベ
ルｖｐとなシ、読出し期間Ｔ。には出力電流に対応した
信号レベルとなるから、出力ＭＯ８）ランジスタα）の
ソース側には第２図Ｂに示す出力信号Ｓ。が得られる。
この出力信号Ｓ０はサンプリングホールド回路（イ）に
供給されてプリチャージレベルＶｐに対する信号レベル
がサンプリングされてその値がホールドされる。サンプ
リングホールＰ回路（イ）としては周知のダブルサンプ
リングホールド回路を使用した場合で、出力信号Ｓ０は
まず、第１のサンプリングホールド系（２０Ａ）を構成
す：る第１及び第２のバッファトランジスタＱ１１Ｑ２
を介して第１のサンプリングホールド部ｆ２ｔ＋に供給
されて、読出し期間’ｒｏの出力信号Ｓｏがサンプリン
グホールドされ、その出力８ｎｏは加・算器（ハ）に供
給される。サンプリングパルスＰｏ′は読出じ・ぐルス
ＰＯを利用して形成することができ、そのデユーチーは
□この読出し／法スｐｏよシ小さく選定されている。
供給されてプリチャージレベルＶｐに対する信号レベル
がサンプリングされてその値がホールドされる。サンプ
リングホールＰ回路（イ）としては周知のダブルサンプ
リングホールド回路を使用した場合で、出力信号Ｓ０は
まず、第１のサンプリングホールド系（２０Ａ）を構成
す：る第１及び第２のバッファトランジスタＱ１１Ｑ２
を介して第１のサンプリングホールド部ｆ２ｔ＋に供給
されて、読出し期間’ｒｏの出力信号Ｓｏがサンプリン
グホールドされ、その出力８ｎｏは加・算器（ハ）に供
給される。サンプリングパルスＰｏ′は読出じ・ぐルス
ＰＯを利用して形成することができ、そのデユーチーは
□この読出し／法スｐｏよシ小さく選定されている。
出力信号Ｓｏはさらに第２のサンプリングホールド系（
２０Ｂ）を構成する第３のバッファトランジスタＱ６を
介して第２のサンプリングホールド部（ハ）に供給され
て、出力信号Ｓｏ中のプリチャージレベルＶＰがサンプ
リングホールドされる。プリチャージレベルｖＰをサン
プリングホール−するの線出力信号Ｓｏ中のプリチャー
ジレベルｖＰ：、が変動しているときにそのままの状態
で、プリチャージレベルＶｐに対する信号レベルをめる
と、正しい信号レベルが得られなくなるからである。
２０Ｂ）を構成する第３のバッファトランジスタＱ６を
介して第２のサンプリングホールド部（ハ）に供給され
て、出力信号Ｓｏ中のプリチャージレベルＶＰがサンプ
リングホールドされる。プリチャージレベルｖＰをサン
プリングホール−するの線出力信号Ｓｏ中のプリチャー
ジレベルｖＰ：、が変動しているときにそのままの状態
で、プリチャージレベルＶｐに対する信号レベルをめる
と、正しい信号レベルが得られなくなるからである。
サンプリングパルスＰ６はプリチャージパルスＰＰよ）
形成するｉとがで、きる。そのデユーデーはブリチャー
ジノぐルスＰＰよりも小さい。
形成するｉとがで、きる。そのデユーデーはブリチャー
ジノぐルスＰＰよりも小さい。
プリチャージレベルＶｐをサンプリングホールドした出
力ＳＨ２は第４のバッファトランジスタＱ４を介して第
３のサンプリングホールド部ｃ２４）に供給されて、サ
ンプリングホールド出力８１２における読出し期間Ｔｏ
内に位置するレベルが再びサンプリングホールドされる
。
力ＳＨ２は第４のバッファトランジスタＱ４を介して第
３のサンプリングホールド部ｃ２４）に供給されて、サ
ンプリングホールド出力８１２における読出し期間Ｔｏ
内に位置するレベルが再びサンプリングホールドされる
。
第３のサンプリングホールド部Ｑａ盆設けたのは、第１
のサンプリングホールド部０υにおいてサンプリングホ
ールドする際、その出力ＳＨＯ中にサンプリング／４ル
スｐ５の飛び込みがあり、オンプリング位置に微分パル
スが重畳されてしまうので、この微分／リスを相殺する
ためである。□ 従って、第３のサンプリングホールド部Ｑ菊の出力ｓＨ
３は逆相状態で加算器（２りに供給される。この加算器
Ｃ渇からはプリチャージレ→ルＶＰからの信号レベルが
正し、くす、、ンプリングさ些て出力され、その出力は
周知のように後段の信、ラミ理系（プロセッサ、白レベ
ル調整用のゲイン→ントロールアンプ等）に供給される
。 １ ・さて、この：ように構成されたー、来の出力信号処理
回路（１）では、ＭＯＳトランジスタ、ａ４にオーバー
ラツプ容Ｊｉ Ｃｏ （ＭＯＳ、 ）ランジスタ←を構
成する牛導体基体内の不純物領域と絶縁層（ρｔｏ２層
）とのオーバーラツプによって生ずる容量：）が存在す
るため、プリチャージ期間ＴＰにプリチ：、ヤージノ母
ルスｐｐがこのオーバーラツプ容量Ｃｏｔ−升１て接続
点ｔに得られる出力信号Ｓｏ中に飛び込む１１゜： 。
のサンプリングホールド部０υにおいてサンプリングホ
ールドする際、その出力ＳＨＯ中にサンプリング／４ル
スｐ５の飛び込みがあり、オンプリング位置に微分パル
スが重畳されてしまうので、この微分／リスを相殺する
ためである。□ 従って、第３のサンプリングホールド部Ｑ菊の出力ｓＨ
３は逆相状態で加算器（２りに供給される。この加算器
Ｃ渇からはプリチャージレ→ルＶＰからの信号レベルが
正し、くす、、ンプリングさ些て出力され、その出力は
周知のように後段の信、ラミ理系（プロセッサ、白レベ
ル調整用のゲイン→ントロールアンプ等）に供給される
。 １ ・さて、この：ように構成されたー、来の出力信号処理
回路（１）では、ＭＯＳトランジスタ、ａ４にオーバー
ラツプ容Ｊｉ Ｃｏ （ＭＯＳ、 ）ランジスタ←を構
成する牛導体基体内の不純物領域と絶縁層（ρｔｏ２層
）とのオーバーラツプによって生ずる容量：）が存在す
るため、プリチャージ期間ＴＰにプリチ：、ヤージノ母
ルスｐｐがこのオーバーラツプ容量Ｃｏｔ−升１て接続
点ｔに得られる出力信号Ｓｏ中に飛び込む１１゜： 。
そのため−ｎ力ＭＯ８）ランジス１り、（２）から得ら
れる出力信号Ｓ・の波、形は第２１１ Ｂに、示すもの
とはならず、同図Ｃに示すような波形と、なって得られ
る。
れる出力信号Ｓ・の波、形は第２１１ Ｂに、示すもの
とはならず、同図Ｃに示すような波形と、なって得られ
る。
この飛び込みノ臂ルスＰＰｓは殆んど１の、場合、正極
性のノＪ？ルスであシ、負極性のノ母ルス：は無視でき
、またこの飛び込仲？ルスＰｐ／）レベル１．は信号レ
ベルよりも一般に大きいから、・リス讐びやみ後の出力
信号Ｓｏの波形は図示のようになる。
性のノＪ？ルスであシ、負極性のノ母ルス：は無視でき
、またこの飛び込仲？ルスＰｐ／）レベル１．は信号レ
ベルよりも一般に大きいから、・リス讐びやみ後の出力
信号Ｓｏの波形は図示のようになる。
従って、サンプリング／４ルド回枠（ホ）ではこの飛び
込みノリスＰＰ８をも線形に処理亨る必要があるから、
サングリングホー、ルド回路ニーのダイネミツクレンジ
を大きくしなければなら誓、これに伴って回路電源ＶＤ
Ｄも高く、例えば９ん１１２Ｖ程度に選定しなければな
らない。このこと、４回路の低電源化を阻害し、電力消
費の低減化の一路となっている。 ・１ なお、飛び込みノぐルスＰ１’８が存在ｊるままで電源
ＶＤＤを低く（３〜？■）すると、バラ１：フア出力は
第′図９に示す！５． ’ｘ波形に７６ｆ）犬・ｆ９−
一ジレベルＶｐを正しくサンプリングそきないばかシ・
か、、□飛び込みノ憎スＰＰ８によってトランジスタＣ
ｈ＃Ｑ２が飽和領域ま１で達してしまう、めで、能動領
域まで戻る時間が力ｉかる。これは高速動作を阻害する
。 ■ ： 発：明の目的 ・ ・そこで、この発明、、では〆イナミッグレンジの低減
を図って、電源電、圧、の低減化、低消費電力化を達成
しようとするものである。
込みノリスＰＰ８をも線形に処理亨る必要があるから、
サングリングホー、ルド回路ニーのダイネミツクレンジ
を大きくしなければなら誓、これに伴って回路電源ＶＤ
Ｄも高く、例えば９ん１１２Ｖ程度に選定しなければな
らない。このこと、４回路の低電源化を阻害し、電力消
費の低減化の一路となっている。 ・１ なお、飛び込みノぐルスＰ１’８が存在ｊるままで電源
ＶＤＤを低く（３〜？■）すると、バラ１：フア出力は
第′図９に示す！５． ’ｘ波形に７６ｆ）犬・ｆ９−
一ジレベルＶｐを正しくサンプリングそきないばかシ・
か、、□飛び込みノ憎スＰＰ８によってトランジスタＣ
ｈ＃Ｑ２が飽和領域ま１で達してしまう、めで、能動領
域まで戻る時間が力ｉかる。これは高速動作を阻害する
。 ■ ： 発：明の目的 ・ ・そこで、この発明、、では〆イナミッグレンジの低減
を図って、電源電、圧、の低減化、低消費電力化を達成
しようとするものである。
発明の概要
そのために、この発明においては、飛び込みパルスを予
め所定レベルでクリップしたのち出力信号をサンプリン
グホールドするようにしたものである。
め所定レベルでクリップしたのち出力信号をサンプリン
グホールドするようにしたものである。
実施例
続いて、この発明の一例を第３図以下を参照して詳細に
説明する。
説明する。
第３図に示す実施例において、ＧＯ）はクリップ回路で
あシ、これは出力回路０１とサンプリングホールド回路
（イ）の段間に設けられる。クリップ回路００）は一対
のＰＮＰ ）ランジスタＱＢ＋Ｑｂで構成された差動回
路０→を有し、トランジスタＱａ、Ｑｂのエミッタ同士
及びコレクタ同士が夫々共通接続され、エミッタから出
力端子◇）が導出されると共に、このエミッタと電源Ｖ
ｃｃとの間には電流源０→が接続される。
あシ、これは出力回路０１とサンプリングホールド回路
（イ）の段間に設けられる。クリップ回路００）は一対
のＰＮＰ ）ランジスタＱＢ＋Ｑｂで構成された差動回
路０→を有し、トランジスタＱａ、Ｑｂのエミッタ同士
及びコレクタ同士が夫々共通接続され、エミッタから出
力端子◇）が導出されると共に、このエミッタと電源Ｖ
ｃｃとの間には電流源０→が接続される。
一方のトランジスタＱａには出力信号Ｓｏが供給され、
他方のトランジスタＱｂにはクリップレベルＶｃを定め
る基準電圧Ｖ、が供給される。クリップレベルＶｃは第
４図Ａに示すようにプリチャージレベルＶｐよシも高い
所定のレベルであって、クリップレベルＶＣ以上の飛び
込みパルスＰＰ８が入力したときにはトランジスタＱｂ
がオンしてそのエミッタレベルはこのクリップレベルＶ
Ｃにホールドされるから、出力端子０→には第４図Ｂに
示す出力信号ＳＯが得られる。
他方のトランジスタＱｂにはクリップレベルＶｃを定め
る基準電圧Ｖ、が供給される。クリップレベルＶｃは第
４図Ａに示すようにプリチャージレベルＶｐよシも高い
所定のレベルであって、クリップレベルＶＣ以上の飛び
込みパルスＰＰ８が入力したときにはトランジスタＱｂ
がオンしてそのエミッタレベルはこのクリップレベルＶ
Ｃにホールドされるから、出力端子０→には第４図Ｂに
示す出力信号ＳＯが得られる。
このように、飛び込み／４’ルスＰＰ１１をプリチャー
ジレベルＶｐ以上のレベルでクリップすれば、出力信号
Ｓｏのピークツウピーク値が小さくなるため、サンプリ
ングホールド回路（ホ）のダイナミックレンジが狭くて
も差支えたい。従って、サンプリングホールド回路（ホ
）の電源電圧ＶＤＤは従来よシも格段に低くすることが
できる。クリップレベルＶｃによっても相違するが、３
〜５’Ｖ’！で下げることができる。低電圧化は当然の
ことながら、低消費電力をもたらす。
ジレベルＶｐ以上のレベルでクリップすれば、出力信号
Ｓｏのピークツウピーク値が小さくなるため、サンプリ
ングホールド回路（ホ）のダイナミックレンジが狭くて
も差支えたい。従って、サンプリングホールド回路（ホ
）の電源電圧ＶＤＤは従来よシも格段に低くすることが
できる。クリップレベルＶｃによっても相違するが、３
〜５’Ｖ’！で下げることができる。低電圧化は当然の
ことながら、低消費電力をもたらす。
すなわち、クリップ後の飛び込み・ぐルスＰＰＢのピー
クツウピーク値をｖｐ、、信号ＳＯのピークツウピーク
値をＶＯとすると、 となシ、静的消費電力は従前の７以下けることがアきる
。
クツウピーク値をｖｐ、、信号ＳＯのピークツウピーク
値をＶＯとすると、 となシ、静的消費電力は従前の７以下けることがアきる
。
また、この実施例ではクリップレベルＶｃ以上の出力信
号ＳＯではトランジスタへかカットオフするようになさ
れている。トランジスタは一般にカットオフ領域から能
動領域への移行時間は極めて速く、このだめこのように
カットオフ領域を使用して飛び込みノヤルスＰＰＩＩを
クリップするものでは差動回路０■のエミッタホロワ構
成と相俟って、プリチャージと読出しを夫々高速化でき
る。
号ＳＯではトランジスタへかカットオフするようになさ
れている。トランジスタは一般にカットオフ領域から能
動領域への移行時間は極めて速く、このだめこのように
カットオフ領域を使用して飛び込みノヤルスＰＰＩＩを
クリップするものでは差動回路０■のエミッタホロワ構
成と相俟って、プリチャージと読出しを夫々高速化でき
る。
基準電圧ｖＲは出力回路００において使用したプリチャ
ージ電圧ＶＰを用いてもよい。
ージ電圧ＶＰを用いてもよい。
第５図はＮＰＮ ）ランジスタを使用してクリップ回路
（至）を構成する場合の一例を示すもので、この場合に
おいても、トランジスタのカットオフ領域で飛ヒ込みパ
ルスＰＰｌ＋をクリップできるように構成されている。
（至）を構成する場合の一例を示すもので、この場合に
おいても、トランジスタのカットオフ領域で飛ヒ込みパ
ルスＰＰｌ＋をクリップできるように構成されている。
出力信号Ｓｏは一対のトランジスタＱ。、Ｑｄで構成さ
れた第１の差動アンプ（ト）に供給されて対数圧縮され
た一対の差動出力ＳＯＤ ＋ＳＯＤが形成され、これら
差動出力ＳＯＤ＋ＳＯＤはこれらを差動入力とする一対
のトランジスタＱｅ、Ｑｆで構成された指数変換用の第
２の差動アンプ（至）に供給されて、この例ではトラン
ジスタＱｅのコレクタよｐ位相反転された出力信号Ｓｏ
が得られる。
れた第１の差動アンプ（ト）に供給されて対数圧縮され
た一対の差動出力ＳＯＤ ＋ＳＯＤが形成され、これら
差動出力ＳＯＤ＋ＳＯＤはこれらを差動入力とする一対
のトランジスタＱｅ、Ｑｆで構成された指数変換用の第
２の差動アンプ（至）に供給されて、この例ではトラン
ジスタＱｅのコレクタよｐ位相反転された出力信号Ｓｏ
が得られる。
この出力信号Ｓｏが一対のトランジスタＱｇ ｒ Ｑｈ
で構成された第３の差動アンプＯｆ）に供給される。こ
の第３の差動アンプ０１）は第３図の差動回路０心と同
一の働らきをするもので、エミッタホロワ構成トなされ
ておシ、一方のトランジスタＱｈに基準電圧ｖＲによっ
て定まるクリップレベルＶＣ以下の飛び込ミノヤルスＰ
Ｐ８が入力したとき他方のトランジスタＱｇがカットオ
フして、出力端子０→には飛び込みパルスＰＰｓがクリ
ップされた出力信号ＳＯが得られる。
で構成された第３の差動アンプＯｆ）に供給される。こ
の第３の差動アンプ０１）は第３図の差動回路０心と同
一の働らきをするもので、エミッタホロワ構成トなされ
ておシ、一方のトランジスタＱｈに基準電圧ｖＲによっ
て定まるクリップレベルＶＣ以下の飛び込ミノヤルスＰ
Ｐ８が入力したとき他方のトランジスタＱｇがカットオ
フして、出力端子０→には飛び込みパルスＰＰｓがクリ
ップされた出力信号ＳＯが得られる。
このようにＮＰＮ ）ランジスタで構成しても所定レベ
ル以上の飛び込みパルスＰｐｓをクリップできるので、
ダイナミックレンジの低減、これに伴つて低電源化、低
消費電力化を図れると共に、トランジスタのカットオフ
領域で桑び込みパルスＰＰ８がクリップされるため、信
号処理系の高速化を達成できる。
ル以上の飛び込みパルスＰｐｓをクリップできるので、
ダイナミックレンジの低減、これに伴つて低電源化、低
消費電力化を図れると共に、トランジスタのカットオフ
領域で桑び込みパルスＰＰ８がクリップされるため、信
号処理系の高速化を達成できる。
発明の詳細
な説明したようにこの発明によれば、サンプリングホー
ルド回路四のダイナミックレンジを低減できるので、低
電源化、低消費電力化を達成できる。そして、上述の構
成によれば、信号処理系の高速化を実現できる〇
ルド回路四のダイナミックレンジを低減できるので、低
電源化、低消費電力化を達成できる。そして、上述の構
成によれば、信号処理系の高速化を実現できる〇
第１図は従来の出力信号処理回路の一例を示す接続図、
第２図はその動作説明に供する波形図、第３．、：及び
第５図は夫々この発明に係る出力信号処理回路の一例を
示す接続図、第４図はその動作説明に供する波形図であ
る。 α１稈出力回路、翰はサンプリングホールド回路、−は
クリップ回路である。 第１図 一 第２図 。
第２図はその動作説明に供する波形図、第３．、：及び
第５図は夫々この発明に係る出力信号処理回路の一例を
示す接続図、第４図はその動作説明に供する波形図であ
る。 α１稈出力回路、翰はサンプリングホールド回路、−は
クリップ回路である。 第１図 一 第２図 。
Claims (1)
- 固体撮像素子の出力がプリチャージ動作を行なう出力回
路を介してクリップ回路に供給されて、出力信号中に飛
び込んだブリチャージノ４ルスがグリチャージレベル以
上のレベルでクリップされると共に、そのクリップ出力
がサンプリングホールド回路に供給されて入力光強度に
対応したサンプリングホールド出力が得られるようにな
された出力信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181192A JPS6072490A (ja) | 1983-09-29 | 1983-09-29 | 出力信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181192A JPS6072490A (ja) | 1983-09-29 | 1983-09-29 | 出力信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072490A true JPS6072490A (ja) | 1985-04-24 |
Family
ID=16096457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181192A Pending JPS6072490A (ja) | 1983-09-29 | 1983-09-29 | 出力信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072490A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845382A (en) * | 1986-04-22 | 1989-07-04 | Thomson-Csf | Sampling and holding circuit for signal having low sampling residual component, especially for the dual sampling of a correlated signal given by a charge-transfer device |
| US11753288B2 (en) | 2016-11-08 | 2023-09-12 | Pepsico, Inc. | Ambient filling system and method |
-
1983
- 1983-09-29 JP JP58181192A patent/JPS6072490A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845382A (en) * | 1986-04-22 | 1989-07-04 | Thomson-Csf | Sampling and holding circuit for signal having low sampling residual component, especially for the dual sampling of a correlated signal given by a charge-transfer device |
| US11753288B2 (en) | 2016-11-08 | 2023-09-12 | Pepsico, Inc. | Ambient filling system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS55105480A (en) | Solid state pickup device | |
| JPS5746573A (en) | Picture signal processing device | |
| JPH084137B2 (ja) | 電荷転送装置の出力回路 | |
| JPS6072490A (ja) | 出力信号処理回路 | |
| US3652792A (en) | Automatic sensitivity control circuit for image pickup camera | |
| KR910006481Y1 (ko) | 텔레비젼의 비데오 시그널 입력회로 | |
| JP2520162B2 (ja) | 相関２重サンプリング回路 | |
| KR910008715Y1 (ko) | 오토 트랙킹 회로 | |
| JP2875431B2 (ja) | 雑音低減回路 | |
| JP2512916B2 (ja) | サンプリングホ−ルド回路 | |
| KR910005814Y1 (ko) | 아날로그 영상신호 및 티티엘 영상신호 입력 처리회로 | |
| JPH0583645A (ja) | 電荷結合素子の出力信号処理回路 | |
| JPS5772114A (en) | Signal processing circuit for focusing position detector | |
| KR860001002Y1 (ko) | 영상신호의 노이즈 검출회로 | |
| CN112255618A (zh) | 一种像元级的时刻鉴别电路 | |
| JPS63252070A (ja) | フイ−ドバツククランプ回路 | |
| JPH037175B2 (ja) | ||
| JPS63263699A (ja) | サンプルホ−ルド回路 | |
| JPS60249406A (ja) | 高インピ−ダンスパツフア回路 | |
| JPS5950632A (ja) | 光電変換回路 | |
| JPH01144861A (ja) | 画像読取装置 | |
| JPH0463006A (ja) | 信号レベル検出回路 | |
| JPS6251379A (ja) | 固体撮像装置のノイズ除去回路 | |
| JPS6057774A (ja) | クランプ回路 | |
| JPS5526776A (en) | Video signal processing circuit |