JPS6072749A - サ−マルヘツドおよびその製造方法 - Google Patents

サ−マルヘツドおよびその製造方法

Info

Publication number
JPS6072749A
JPS6072749A JP58182039A JP18203983A JPS6072749A JP S6072749 A JPS6072749 A JP S6072749A JP 58182039 A JP58182039 A JP 58182039A JP 18203983 A JP18203983 A JP 18203983A JP S6072749 A JPS6072749 A JP S6072749A
Authority
JP
Japan
Prior art keywords
insulating layer
conductor pattern
interlayer insulating
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58182039A
Other languages
English (en)
Inventor
Kiyoshi Sato
清 佐藤
Seiichi Yamada
山田 成一
Toshio Matsuzaki
松崎 壽夫
Haruo Tanmachi
東夫 反町
Takumi Suzuki
工 鈴木
Takeshi Sugii
岳史 椙井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58182039A priority Critical patent/JPS6072749A/ja
Publication of JPS6072749A publication Critical patent/JPS6072749A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (al 発明の技術分野 本発明はサーマルプリンタに係り、特に複数個の発熱抵
抗体を駆動するためのドライバー回路を搭載するサーマ
ルヘッドの構造に関する。
(bl 技術の背景 サーマルヘッドに高密度実装された数多くの発熱抵抗体
を、外部に設けたドライバー回路で駆動する場合は、サ
ーマルヘッドとドライバー回路の結合は数多くの接続線
によって行われ、通常は発熱抵抗体を幾つかのグループ
に区分し、それぞれのグループの発熱抵抗体をマトリッ
クス状に接続することによって接続線の減少を図ってい
る。
そのために同時に印字できる発熱抵抗体は各グループの
中の一発熱抵抗体のみであり、グループを構成する発熱
抵抗体の数の回数だけ繰り返し印字してはじめてその行
の印字が終わる。
かかるサーマルヘットの高速化対策としてドライバー回
路を搭載した、所謂ドライバー搭載形サーマルヘッドの
開発が試みられている。それを実現するには多層化微細
パターンによる配線の高密度化、接地線或いは電源線と
なる導体の電流容量の増大、電気的にも機械的にも安定
した層間絶縁層の導入等が要求される。
(C) 従来技術と問題点 第1図はドライバー回路の一例で、発熱抵抗体lはそれ
ぞれ集積回路2に直接接続されており、多数本の発熱抵
抗体1 (図では32本)の発熱抵抗体1が1 +I?
i+の集積回路2によって直接駆動される。サーマルヘ
ット′は複数組のかかるドライバー回路を集積して構成
されており、集積回路2にはマトリックス回路を通して
印字情報が入力される。
該ドライバー回路が多数本の発熱抵抗体1を同時に駆動
することによって、図示してない接地線GNDおよび電
源線Vccには大電流が流れる。
第2図は従来のサーマルヘッドの断面である。
グレーズドアルミナ基板3の上に例えばTaN等からな
る抵抗体層と、該抵抗体層の印字部になる部分を除いて
他の部分に被着せしめた、NiCr−AuまたはCr 
−Auの薄膜からなる導体層を同時にエツチングして発
熱抵抗体パターンIOと下部導体パターン4を形成する
。その後発熱抵抗体パターン10の上には耐酸化層5と
して5i02の膜を、耐磨耗層6としてTa205の膜
を形成し、下部導体パターン4の上には眉間絶縁N7と
してポリイミド樹脂を印刷する。そして眉間絶縁層7の
上にNiCr−AuまたはCr −Auの薄膜に更にA
uめっきした上部導体パターン8を形成し、下部導体パ
ターン4と」二部導体パターン8の電気的接続は眉間絶
縁層7に設けた窓9を介して行っている。
しかし眉間絶縁層7として印刷したポリイミド樹脂は機
械的強度に難点があり、ピンホールが生じやすく機械的
にも電気的にも不安定である。また大電流が流れる電源
線Vccや接地線GN11を、電流容量の小さいN膜か
らなる導体で形成することは損失が大きく不適当である
。更に集積回路をボンディングするための端子部8゛を
、上部導体パターンと同時に形成しているため導体パタ
ーンが輻軽しており、電源線Vccや接地線GNDO幅
を拡げる余地がない。眉間絶縁層7として印刷したポリ
イミド樹脂と上部導体パターン8の密着性が悪く、集積
回路の交換が困難である等多くの問題を包含している。
また厚膜基板に使用されるガラスを用いることにより層
間絶縁層7に関する問題は解決するが、焼成の際にNi
Cr−^UまたはCr −Auの薄膜のNiCr或いは
CrがAuに拡散して導体の抵抗値が100倍近くまで
増加するという問題がある。
(dl 発明の目的 本発明の目的は電源線や接地線用の導体の電気抵抗が小
さく、且つ微細パターンによる多層化配線を可能にし、
眉間絶縁層は絶縁性が高く、且つ安定したドライバー搭
載形す−マルヘンドの構造を提供することにある。
tel 発明の構成 そしてこの目的はCu (銅)を主成分とする厚膜から
形成した下部導体パターン、該下部導体パターンの上に
焼成したガラスを主成分とする下部層間絶縁層、該下部
層間絶縁層の上に形成され、該下部層間絶縁層に設りた
窓を介して該下部導体パターンと電気的に接続し、且つ
該発熱抵抗体とも電気的に接続した、表面にアルミナの
薄膜を被着せしめたAI (アルミニウム)の薄膜から
なる中間導体パターン、該中間導体パターンの上に焼成
したガラスを主成分とする中間層間絶縁層、該中間層間
絶縁層の上に形成され、該中間ル1間絶縁層に設けた窓
を介して該中間導体パターンと電気的に接続した金属薄
膜からなる上部導体パターンを設けることで達成してい
る。
(1)発明の実施例 以下添付図により本発明の詳細な説明する。
第3図以降は本発明の一実施例で製造過程を示し、全図
にわたり同し対象物は同一符号で表す。なお(alはそ
れぞれの状態の断面図を、(b)は平面図を示す。
前述の通り薄膜による電源線および接地線の形成は電流
容量が小さく損失が大きい。本発明になるザーマルヘソ
ドでは厚膜導体によって電源線および接地線を形成し、
電流容量の増大を図っている。第3図においてグレーズ
ドアルミナ基板3の上に厚膜プロセスによりCu (銅
)を主成分とする下部導体パターン11を形成し、電源
線Vccおよび接地線GNDとする。しかる後下部導体
パターン11の上にガラスを主成分とする厚膜誘電体材
料を下部層間絶縁層12として印刷し焼成する。下部層
間絶縁層12には後述の中間導体パターンと下部導体パ
ターン11を電気的に接続するだめの窓9を設けている
ガラスを用いて眉間絶縁層を形成すると、焼成時の熱に
よってNiCr−AuまたはCr −Auの導体は抵抗
値が100倍近くまで増加する。しかし導体として八1
を用いた場合は熱処理を行っても抵抗値が変わらないこ
と、また抵抗体印字部の両端で耐酸化層の5i02の膜
と導体パターンであるA1層が接触していると、熱によ
ってA1層にSiが拡散して導体の抵抗値が300〜4
00倍も増加することが実験により確認されている。本
発明はStの拡散防止策としてA1層にアルミナの皮膜
を被着せしめて導体パターンの旧札、眉間絶縁層のガラ
ス化を可能にしたもので、第4図において例えばTaN
等からなる抵抗体層13をスパック等の手段で付着せし
め、前述の下部層間絶縁層12に設けられた窓9の部分
の抵抗体層13を除去した」二に、更に2μm程度の膜
厚のAIの薄膜14と0.2μm程度の膜厚のアルミナ
の膜15の二層薄膜からなる導体層を同様の手段で形成
する。しかる後エツチングによって該抵抗体層13の印
字部になる部分を露出せしめ、同様にエツチングによっ
て発熱抵抗体パターン10と中間導体パターン16を形
成する。下部導体パターン11と中間導体パターン16
の電気的接続は下部層間絶縁層12に設けた窓9を介し
て行っている。
続いて第5図に示す如く発熱抵抗体パターン10の上に
はスパッタ等で耐酸化層5としζ5iOzの膜を、耐磨
耗層6としてTaスOEの膜を形成する。また中間導体
パターン16の上には厚膜プロセスによって600°C
で焼成できるガラスを主成分とする中間眉間絶縁N11
を形成する。中間層間絶縁N17には後述の」二部導体
パターンと中間導体パターン16を電気的に接続するた
めの窓9を設けている。
そして第6図に示す如く中間層間絶i&層17の窓9の
部分に露出している、中間導体パターン16上のアルミ
ナの膜15を除去したる後、薄膜プロセスでCr −C
uのi’J II’J 18を被着せしめ、その上にめ
っきでCu −Auよりなる二層の導体層19を被着、
これをエツチングすることによって上部導体パターン2
0を形成している。なお中間導体パターン)6と上部導
体パターン20の電気的接続は中間層間絶縁7517に
設けた窓9を介して行っている。
fgl 発明の効果 以」二述べたように本発明によれば電源線や接地線用の
導体の電気抵抗が小さく、且つ微細パターンによる多層
化配線を可能にし、眉間絶縁層は絶縁性が高く、且つ安
定したドライバー搭載形サーマルヘッドの構造を提供す
ることができる。
【図面の簡単な説明】
第1図はドライバー回路の一例、第2図は従来の−実施
例で製造過程を示し、(alはそれぞれの状態の断面図
を、(blは平面図を示す。図において1は発熱抵抗体
、2は集積回路、3はグレーズドアルミナ基板、5は耐
酸化層、6ば耐磨耗層、9は眉間絶縁層に設けた窓、1
0は発熱抵抗体パターン、11は下部導体パターン、1
2ば下部層間絶縁層、13ば抵抗体層、14ばAlの薄
膜、15はアルミナの股、16は中間導体パターン、1
7は中間層間絶縁層、18はCr −CuのM、膜、1
9はCu−八Uよりなる二層の導体層、20は上部導体
パターンを示す。 1 晃1 図 +V 第 2 図

Claims (1)

  1. 【特許請求の範囲】 1)耐酸化層と耐磨耗層に覆われた複数個の発熱抵抗体
    と、該発熱抵抗体を駆動するだめの1゛ライバ一回路と
    、中間に眉間絶縁層を有し少なくとも二層以上の導体パ
    ターンで構成された、該発熱抵抗体および該ドライバー
    回路に通電するための配線を有するサーマルヘッドにお
    いて、Cu (銅)を主成分とする厚膜から形成した下
    部導体パターン、該下部導体パターンの上に焼成したガ
    ラスを主成分とする下部層間絶縁層、該下部層間絶縁層
    の上に形成され、該下部層間絶縁層に設&−また窓を介
    して該下部導体パターンと電気的に接続し、且つ該発熱
    抵抗体とも電気的に接続した、表面にアルミナの薄膜を
    被着せしめた八1(アルミニウム)の薄膜からなる中間
    導体パターン、該中間導体パターンの上に焼成したガラ
    スを主成分とする中間層間絶縁層、該中間層間絶縁層の
    上に形成され、該中間層間絶縁層に設けた窓を介して該
    中間導体パターンと電気的に接続した金属薄膜からなる
    」二部導体パターンを有することを特徴とするサーマル
    ヘッド。 2)耐酸化層と耐磨耗層に覆われた複数個の発熱抵抗体
    と、該発熱抵抗体を駆動するためのドライバー回路と、
    中間に眉間絶縁層を有し少なくとも二層以上の導体パタ
    ーンで構成された、該発熱抵抗体および該ドライバー回
    路に通電するための配線を有するサーマルヘッドの製造
    方法において、スクリーン印刷、焼成等厚膜形成プロセ
    スによって、耐熱性基板の上に行うCu (銅)を主成
    分とする下部導体パターンの形成、および該下部導体パ
    ターンの上に行うガラスを主成分とする下部層間絶縁層
    の形成、続いてその上に行うスパッタ、蒸着、エツチン
    グ等薄膜形成プロセスによる、発熱抵抗体パターンの形
    成、中間導体パターンの形成、並びに該発熱抵抗体パタ
    ーンの上に行う耐酸化層および耐磨耗層の被着、更に厚
    膜形成プロセスによって該中間導体パターンの上に行う
    八1(アルミニウム)の融点以下の温度で焼成できるガ
    ラスを主成分とする中間層間絶縁層の形成、しかる後該
    中間層間絶縁層の」−にM膜形成プロレスにより行う上
    部導体パターンの形成を含んでなることを特徴とするサ
    ーマルヘッドの製造方法。
JP58182039A 1983-09-30 1983-09-30 サ−マルヘツドおよびその製造方法 Pending JPS6072749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58182039A JPS6072749A (ja) 1983-09-30 1983-09-30 サ−マルヘツドおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58182039A JPS6072749A (ja) 1983-09-30 1983-09-30 サ−マルヘツドおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS6072749A true JPS6072749A (ja) 1985-04-24

Family

ID=16111265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58182039A Pending JPS6072749A (ja) 1983-09-30 1983-09-30 サ−マルヘツドおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS6072749A (ja)

Similar Documents

Publication Publication Date Title
US4259564A (en) Integrated thermal printing head and method of manufacturing the same
US4241103A (en) Method of manufacturing an integrated thermal printing head
US5041847A (en) Thermal head
US4689638A (en) Thermal recording head and process for manufacturing wiring substrate therefor
US4446355A (en) Crossover construction of thermal-head and method of manufacturing same
GB2076747A (en) Thermal Recording Head
JP3124870B2 (ja) サーマルヘッドおよびその製造方法
JPS5851830B2 (ja) サ−マルヘツド
JPS6189870A (ja) サ−マルヘツドおよびその製造方法
JP3824246B2 (ja) サーマルヘッドの製造方法
JPS61182964A (ja) サ−マルヘツド
JPS60199673A (ja) 熱記録ヘツド
JPH0280262A (ja) サーマルヘッド
JPS6052364A (ja) サ−マルヘッドおよびその製造方法
JPH04226097A (ja) 多層配線基板の製造方法
KR920007534B1 (ko) 감열기록 소자의 공통배선 형성방법
JPS5934510B2 (ja) サ−マルヘツド
JPH03142256A (ja) サーマルヘッドの製造方法
KR890001382B1 (ko) 감열기록소자의 제조방법
JPS6110472A (ja) サ−マルヘツドの製造方法
JPS60112461A (ja) サ−マルヘッド及びその製造方法
JPS5983683A (ja) セラミツクサ−マルヘツド
JPH0147036B2 (ja)
JPS63268663A (ja) サーマルヘッド基板および製造方法
JPS6024966A (ja) サ−マルヘツド