JPS6110472A - サ−マルヘツドの製造方法 - Google Patents
サ−マルヘツドの製造方法Info
- Publication number
- JPS6110472A JPS6110472A JP59131691A JP13169184A JPS6110472A JP S6110472 A JPS6110472 A JP S6110472A JP 59131691 A JP59131691 A JP 59131691A JP 13169184 A JP13169184 A JP 13169184A JP S6110472 A JPS6110472 A JP S6110472A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- common electrode
- plating
- thermal head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、サーマルヘッドの製造方法に関する。
現在、サーマルヘッドの結紮け、装りの小形化及び高速
駆動の観点より、複数の発熱抵抗体と、これらを個々に
面接駆動する発熱抵抗体と同数ビット分の駆動回路なｉ
、Ｉｉ−，７ｔ１．４Ｊｉ上に一体化したダイレクト・
ドライブ方式（以下Ｉ） Ｄ方式という）が主流になり
つつある。
駆動の観点より、複数の発熱抵抗体と、これらを個々に
面接駆動する発熱抵抗体と同数ビット分の駆動回路なｉ
、Ｉｉ−，７ｔ１．４Ｊｉ上に一体化したダイレクト・
ドライブ方式（以下Ｉ） Ｄ方式という）が主流になり
つつある。
即ち、ＤＤ方式のサーマルヘッドは、アルミナからなる
絶縁基板上に駆動回路（集粕回路）とグレーズ層を形成
し、このグレーズ層の上に複数の発熱抵抗体を設け、こ
の発熱抵抗体の一端と上記駆動回路を個別電極で接続し
１発熱抵抗体の他端を発熱抵抗体の占くに浪（）た知力
（」１給用共通電極に接続したものである。しかしＤＤ
方式には、知力供給用共通箱極のもつ配線抵抗により、
知力供給用共通’ＦＩＬ極のｌｉｌ＋４端から中央に〜
。圧降下を〈１−し、印字π髪ルむらをメ（ユこすとい
う問題がある。
絶縁基板上に駆動回路（集粕回路）とグレーズ層を形成
し、このグレーズ層の上に複数の発熱抵抗体を設け、こ
の発熱抵抗体の一端と上記駆動回路を個別電極で接続し
１発熱抵抗体の他端を発熱抵抗体の占くに浪（）た知力
（」１給用共通電極に接続したものである。しかしＤＤ
方式には、知力供給用共通箱極のもつ配線抵抗により、
知力供給用共通’ＦＩＬ極のｌｉｌ＋４端から中央に〜
。圧降下を〈１−し、印字π髪ルむらをメ（ユこすとい
う問題がある。
これを解消するため、従来、第３図の部分断面図に示す
ように、°小力供給用共通電極１上に例えばＴ＋膜２．
Ａｌ膜３をマスク蒸着法により蒸着する方法がとられて
いた。しかし、この方法には高価な設備を要する。生産
性が悪いなどの欠点があり、サーマルヘッドの価格を高
騰させる一因となっていた。
ように、°小力供給用共通電極１上に例えばＴ＋膜２．
Ａｌ膜３をマスク蒸着法により蒸着する方法がとられて
いた。しかし、この方法には高価な設備を要する。生産
性が悪いなどの欠点があり、サーマルヘッドの価格を高
騰させる一因となっていた。
尚、第３図中、４は基板、５はグレーズ層。
６は発熱抵抗体、７は（１６別電極である。
この発明の目的は、マスク蒸機法の代らにメッキ法を用
いることにより、サーマルヘッドの価格低減及び生部性
向上を図ったサーマルヘッドの製造方法を提供すること
である。
いることにより、サーマルヘッドの価格低減及び生部性
向上を図ったサーマルヘッドの製造方法を提供すること
である。
この発明は、特に１枚の基板から後数個のサーマルヘッ
ドを切り出すことができる分穎１型サーマルヘッドにお
いて、パターン形成の段階で。
ドを切り出すことができる分穎１型サーマルヘッドにお
いて、パターン形成の段階で。
サーマルヘッドの機能を果たすのに必要なパターンと同
時にメッキ層を所定の箇所に形成するのに必要なメッキ
形成用篭極を形成し、これにより後数個のサーマルヘッ
ドの必要箇所に同時にメッキＪ曽を形成するようにした
サーマルヘッドの製迅方法である。
時にメッキ層を所定の箇所に形成するのに必要なメッキ
形成用篭極を形成し、これにより後数個のサーマルヘッ
ドの必要箇所に同時にメッキＪ曽を形成するようにした
サーマルヘッドの製迅方法である。
第１図に示イような６枚取り分割型サーマルヘッドにお
いて、従来技術では既述のように。
いて、従来技術では既述のように。
斜線で示す共通電極１の市：流容量を増すために。
マスク蒸着法によりＴ１欣とＡｌ膜を形成していた（第
３図参照）。
３図参照）。
しかし、この発明では、上記共通電極１の電流容厨を増
すために、メッキ法を用い８１５２図に示すように共通
電極１の上に淳さ３μｍのＣｕメッキＩ＊ｊ ８ ｋ形
成している。
すために、メッキ法を用い８１５２図に示すように共通
電極１の上に淳さ３μｍのＣｕメッキＩ＊ｊ ８ ｋ形
成している。
このＣｕメッキ１曽８を形成するために、この発明では
へ３１ン１に示すようｌ二、パターン中ｌニサーマルヘ
ットの機能を果すのに必要なパターンと同時に、メッキ
形成用ショート知、極９．メッキ形成用取出し電極１０
を形成している。そしてパターン形成後、絶縁基板１全
１＃＋１にフォトレジストを塗布し、ｌＫ光、現像によ
りメッキＪｌ’、−成用取出し電極１０の一部、及び共
通電極４のレジストを除去り、メッキ法によｌ） Ｃｕ
メッキ層８を形成している。尚１図中１１ ＃：’Ｊ分
割用カッティングラインである。
へ３１ン１に示すようｌ二、パターン中ｌニサーマルヘ
ットの機能を果すのに必要なパターンと同時に、メッキ
形成用ショート知、極９．メッキ形成用取出し電極１０
を形成している。そしてパターン形成後、絶縁基板１全
１＃＋１にフォトレジストを塗布し、ｌＫ光、現像によ
りメッキＪｌ’、−成用取出し電極１０の一部、及び共
通電極４のレジストを除去り、メッキ法によｌ） Ｃｕ
メッキ層８を形成している。尚１図中１１ ＃：’Ｊ分
割用カッティングラインである。
次に第２凹１の→ノーーマルヘッドについて釦Ｊい方法
を説明すると、ｉ＋’Ｃ，ｒトＭ （第３１：＝Ｉ）と
同−ｆ＞：１１！１１は同一符号なイ・ｌすとうνずア
ルミナか１）なる絶縁基板４の一面にグレーズｊ曽５を
６０〜ｌ（Ｏｐ ｍ設ける。このグレーズ１１）５の上
に基板保護層１２として酸化タンタル層を０５〜１０μ
ｍ設け、この基板保護層１２の上に発熱抵抗体６として
Ｔａ−８１０，サーメツト膜な０．３〜０．５μｍ設け
る。この発熱抵抗体６の上に、Ｃｕを０．１２μｍ、Ｐ
ｄを０．１μｒｎ、Ａｕを１．０μｍ。
を説明すると、ｉ＋’Ｃ，ｒトＭ （第３１：＝Ｉ）と
同−ｆ＞：１１！１１は同一符号なイ・ｌすとうνずア
ルミナか１）なる絶縁基板４の一面にグレーズｊ曽５を
６０〜ｌ（Ｏｐ ｍ設ける。このグレーズ１１）５の上
に基板保護層１２として酸化タンタル層を０５〜１０μ
ｍ設け、この基板保護層１２の上に発熱抵抗体６として
Ｔａ−８１０，サーメツト膜な０．３〜０．５μｍ設け
る。この発熱抵抗体６の上に、Ｃｕを０．１２μｍ、Ｐ
ｄを０．１μｒｎ、Ａｕを１．０μｍ。
Ｃｕを０．０６μｍ順次枯層して個別電極７と共通電極
１を設ける。この共通電極１では、最上部のＣｕをエツ
チングにより取除き、メッキ法によりＡｕ上に０．５〜
２０μｍのＣｕメッキ層８を形成している。そして、上
記個別電極７や共通電極１上には８１０． ’Ｙ ２
μｍ、 Ｔａ、 Ｏ，を３μｍ ｌｌｌｉｉ次積層して
ｌ（る朗酊化耐摩耗触１３をＫやけているが、Ｃｕには
耐酸性が弱いという欠点があるので、これケ袖なうため
、１ｉｌ）ｌ酸化耐摩耗層１３で（’Ｈｕメッキ層８も
同時に檜っている。
１を設ける。この共通電極１では、最上部のＣｕをエツ
チングにより取除き、メッキ法によりＡｕ上に０．５〜
２０μｍのＣｕメッキ層８を形成している。そして、上
記個別電極７や共通電極１上には８１０． ’Ｙ ２
μｍ、 Ｔａ、 Ｏ，を３μｍ ｌｌｌｉｉ次積層して
ｌ（る朗酊化耐摩耗触１３をＫやけているが、Ｃｕには
耐酸性が弱いという欠点があるので、これケ袖なうため
、１ｉｌ）ｌ酸化耐摩耗層１３で（’Ｈｕメッキ層８も
同時に檜っている。
Ｃ発＋ｊ７４の効果］
この発明によれば、従来のマスク蒸着法の代りにメッキ
法を採ハ目７ているので１価格低減化及び生産性向上苓
・達ＩＪしすることがで〜る。
法を採ハ目７ているので１価格低減化及び生産性向上苓
・達ＩＪしすることがで〜る。
即ち、 ＶＦ米のマスク蒸着法における欠点は解消され
る。又、この発明では特にメッキ層形成のための電極を
設ける工程を必要としないので。
る。又、この発明では特にメッキ層形成のための電極を
設ける工程を必要としないので。
工程の簡素化が図れる。更に１枚数個のサーマルヘッド
に同時にメッキができるため、メッキ用治μの構造も簡
単なもので済む。
に同時にメッキができるため、メッキ用治μの構造も簡
単なもので済む。
尚、上記実施例ではＣｕメッキのみについてＢ及したか
１例えばＮｉ、ａｎなど纏電性を有する７ｍのメッキを
用いても同じ効果が得られることはばつ迄もない。
１例えばＮｉ、ａｎなど纏電性を有する７ｍのメッキを
用いても同じ効果が得られることはばつ迄もない。
第１図はこのうれ明の一実施例に係るサーマルヘッドの
製造方７ノ、を説明するためにｎ」いる６枚収り分割型
１“−マルヘッドを示ｔ Ｎｌ′而図面図２図はこの発
明の埴竜力１人で（ｊＨ，ｌ’） Ｔるづ−−マルヘッ
ドの要部の横進を小す押分拡大肪面図、第３しζ１は従
来の製造方法で？しｊられるサーマルヘッドの要部の柘
恥を示す部分拡大内１而ト：である。 Ｊ・・・共通知、和Ｉノ、４・・・絶縁基板、５・・グ
レーズ層、６・・・発熱抵抗体、７・・・個別電極、８
・・・Ｃｕメッキ層、９・・・メッキ形成用ショート霜
１極。 １０・・・メッキ形成用取出し電極、１１・・・分割用
カッティングライン、１２・・・基板保護軸、１３・・
・銅酸化耐摩耗層。
製造方７ノ、を説明するためにｎ」いる６枚収り分割型
１“−マルヘッドを示ｔ Ｎｌ′而図面図２図はこの発
明の埴竜力１人で（ｊＨ，ｌ’） Ｔるづ−−マルヘッ
ドの要部の横進を小す押分拡大肪面図、第３しζ１は従
来の製造方法で？しｊられるサーマルヘッドの要部の柘
恥を示す部分拡大内１而ト：である。 Ｊ・・・共通知、和Ｉノ、４・・・絶縁基板、５・・グ
レーズ層、６・・・発熱抵抗体、７・・・個別電極、８
・・・Ｃｕメッキ層、９・・・メッキ形成用ショート霜
１極。 １０・・・メッキ形成用取出し電極、１１・・・分割用
カッティングライン、１２・・・基板保護軸、１３・・
・銅酸化耐摩耗層。
Claims (2)
- （１）絶縁基板上に駆動回路とグレーズ層を形成し、こ
のグレーズ層上に複数の発熱抵抗体を設け、この発熱抵
抗体の一端と上記駆動回路を個別電極で接続し、発熱抵
抗体の他端を発熱抵抗体の近くに設けた電力供給用共通
電極に接続するサーマルヘッドの製造方法において、上
記共通電極の電流容量を増す目的で、共通電極上にメッ
キ法によりメッキ層を形成することを特徴としたサーマ
ルヘッドの製造方法。 - （２）１枚の基板から複数のサーマルヘッドを得る場合
、複数のサーマルヘッドに分割する前に、複数のサーマ
ルヘッドの必要部分にメッキ法によりメッキ層を同時に
形成することを特徴としたサーマルヘッドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131691A JPS6110472A (ja) | 1984-06-26 | 1984-06-26 | サ−マルヘツドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131691A JPS6110472A (ja) | 1984-06-26 | 1984-06-26 | サ−マルヘツドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6110472A true JPS6110472A (ja) | 1986-01-17 |
Family
ID=15063951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59131691A Pending JPS6110472A (ja) | 1984-06-26 | 1984-06-26 | サ−マルヘツドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6110472A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293872A (ja) * | 1985-06-21 | 1986-12-24 | Konishiroku Photo Ind Co Ltd | サ−マルヘツド |
| JPH0232867A (ja) * | 1988-07-22 | 1990-02-02 | Nhk Spring Co Ltd | サーマルヘッドの電極構造 |
-
1984
- 1984-06-26 JP JP59131691A patent/JPS6110472A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293872A (ja) * | 1985-06-21 | 1986-12-24 | Konishiroku Photo Ind Co Ltd | サ−マルヘツド |
| JPH0232867A (ja) * | 1988-07-22 | 1990-02-02 | Nhk Spring Co Ltd | サーマルヘッドの電極構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3890177A (en) | Technique for the fabrication of air-isolated crossovers | |
| JPS6135973A (ja) | 感熱ヘツド | |
| JPS6110472A (ja) | サ−マルヘツドの製造方法 | |
| JP2554358B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JPH0227835B2 (ja) | ||
| JPS6155797B2 (ja) | ||
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH07118877B2 (ja) | 回路パターン形成方法 | |
| JPS63187412A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS63268663A (ja) | サーマルヘッド基板および製造方法 | |
| JPS63199487A (ja) | 配線基板の製造方法 | |
| JPH04226097A (ja) | 多層配線基板の製造方法 | |
| JPS627878A (ja) | 金属パタ−ン形成方法 | |
| JPS6072749A (ja) | サ−マルヘツドおよびその製造方法 | |
| JPS60189465A (ja) | サ−マルヘツドの製造方法 | |
| JPH03142256A (ja) | サーマルヘッドの製造方法 | |
| JPH051396A (ja) | プリント回路板の製法 | |
| JPS61182964A (ja) | サ−マルヘツド | |
| JPH0832029A (ja) | 混成集積回路の製造方法 | |
| JPH03191542A (ja) | フィルムキャリアテープの製造方法 | |
| JPS60210871A (ja) | 半導体装置およびその製造方法 | |
| JPH04255225A (ja) | 半導体装置の製造方法 | |
| JPS63187687A (ja) | 印刷配線基板の製造方法 | |
| JPH01217717A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JPS5821310A (ja) | プレ−ナ型磁気バブル素子の製造法 |