JPS6074051A - デ−タ比較処理方式 - Google Patents
デ−タ比較処理方式Info
- Publication number
- JPS6074051A JPS6074051A JP58182245A JP18224583A JPS6074051A JP S6074051 A JPS6074051 A JP S6074051A JP 58182245 A JP58182245 A JP 58182245A JP 18224583 A JP18224583 A JP 18224583A JP S6074051 A JPS6074051 A JP S6074051A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- processing
- microprocessor
- cpu1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
本発明は、データ比較処理方式、特に例えば刻々の状態
変化に対応して記憶内容が変化する第１群のメモリ内容
と、少なくとも１サイクル前の状態が保持されている第
２群のメモリ内容とを照合し、状態変化を検出する如き
処理が行なわわるデータ処理システムにおいて、マイク
ロ拳プロセッサの処理を一時停止状態Ｋｉいて、上記照
合動作をいわばハードウェア処理（てよって行ない、そ
の結果をソフトウェアに通知するよう構成し、マイクロ
プロセッサによるソフトウェアの動作’ｘ 補Ｊｉせし
めるようにしたデータ比較処理方式に関するものである
。
変化に対応して記憶内容が変化する第１群のメモリ内容
と、少なくとも１サイクル前の状態が保持されている第
２群のメモリ内容とを照合し、状態変化を検出する如き
処理が行なわわるデータ処理システムにおいて、マイク
ロ拳プロセッサの処理を一時停止状態Ｋｉいて、上記照
合動作をいわばハードウェア処理（てよって行ない、そ
の結果をソフトウェアに通知するよう構成し、マイクロ
プロセッサによるソフトウェアの動作’ｘ 補Ｊｉせし
めるようにしたデータ比較処理方式に関するものである
。
但）技術の背景と問題点
従来から例えば交換機内部の状態変化検出や、交摸桁・
間を結ぶデジタル回紳のライン信号におけろノイズそ収
ｌ・行なうｔ６Ｃどのため匠、少ｊｒ くとも１サイク
ル前の状態と現時点の状態とを比較して状態変化を検出
することが行なわねている。このような状態変化極出欠
マイクロ・プロセッサの処理にゆだねろことが考慮され
た。しかし、比較照合する対象が犬になるにつセで、上
記マイクロ・プロセッサによる純ソフトウェア処理では
処理時間が犬となることが判明した。
間を結ぶデジタル回紳のライン信号におけろノイズそ収
ｌ・行なうｔ６Ｃどのため匠、少ｊｒ くとも１サイク
ル前の状態と現時点の状態とを比較して状態変化を検出
することが行なわねている。このような状態変化極出欠
マイクロ・プロセッサの処理にゆだねろことが考慮され
た。しかし、比較照合する対象が犬になるにつセで、上
記マイクロ・プロセッサによる純ソフトウェア処理では
処理時間が犬となることが判明した。
（ｑ 発明の目的と構成
本発明はこの点を解決することを目的としており、本発
明のデータ比較処理方式は、マイクロ・プロセッサと夫
々固有のアドレスをもつメモリおよび入出力制御ボート
とがアドレスΦバスとデータ・バスと＋’（よって連繋
さねてなるデータ処理システムにおいて、上記アドレス
・バスに接続される互に独立の少な（とも２つのアドレ
スφジェネレータ、上記データ・バスに接続されて上記
２つのアドレス・ジェネレータからの出力によって読出
さねた夫々の読出しデータ相互間の不一致を検出するデ
ータ比較回路、上記マイクロ・プロセッサからの指示に
よって発動されて上記アドレス・ジェネレータによるア
クセスが行なわねる間上記マイクロ・プロセッサの処理
製停止せしめかつ少なくとも上記データ比較回路からの
不一致検出に対応して上記マイクロ・プロセッサの処理
の停止状態を解除するマイクｎ・プロセッサ停止制御回
路をもうけたことを特徴としている。以下図面を参照し
つつ説明する。
明のデータ比較処理方式は、マイクロ・プロセッサと夫
々固有のアドレスをもつメモリおよび入出力制御ボート
とがアドレスΦバスとデータ・バスと＋’（よって連繋
さねてなるデータ処理システムにおいて、上記アドレス
・バスに接続される互に独立の少な（とも２つのアドレ
スφジェネレータ、上記データ・バスに接続されて上記
２つのアドレス・ジェネレータからの出力によって読出
さねた夫々の読出しデータ相互間の不一致を検出するデ
ータ比較回路、上記マイクロ・プロセッサからの指示に
よって発動されて上記アドレス・ジェネレータによるア
クセスが行なわねる間上記マイクロ・プロセッサの処理
製停止せしめかつ少なくとも上記データ比較回路からの
不一致検出に対応して上記マイクロ・プロセッサの処理
の停止状態を解除するマイクｎ・プロセッサ停止制御回
路をもうけたことを特徴としている。以下図面を参照し
つつ説明する。
（Ｄ） 発明の実施例
図は本発明の一実施例構成を示す。図中の杓号工はマイ
クロ・プロセッサ、２はＲＯＭ、３はＲＡＭ、４は入出
力制御ポート、５はアドレス・バス、６はデータ・バス
、７はマイクロ・プロセッサ停止制御回路、８は第１の
アドレス・ジェネレータであってプリセット可能なカウ
ンタを有するもの、９は第２のアドレス拳ジエネレーク
であって同じくプリセット可能なカウンタを有するもの
、１０はデータ比較回路を表わしている。
クロ・プロセッサ、２はＲＯＭ、３はＲＡＭ、４は入出
力制御ポート、５はアドレス・バス、６はデータ・バス
、７はマイクロ・プロセッサ停止制御回路、８は第１の
アドレス・ジェネレータであってプリセット可能なカウ
ンタを有するもの、９は第２のアドレス拳ジエネレーク
であって同じくプリセット可能なカウンタを有するもの
、１０はデータ比較回路を表わしている。
ＲＡ Ｍ ａ上の例えばアドレスＰから初まる複数個の
ＰＰ１群のメモリ内容と、アドレスＱから初まる複グと
１個の邪２群のメモリ内容とを即金する処理を５（行ｊ
るに当っては、マイクロ・プロセッサ１はｆ−トバス６
欠介して卵−１のアドレス・ジェネレータ８ Ｋ ＠
Ｐ ？プリセットしかつ第２σ）アドレス・ジェネレー
タ９に値Ｑをプリセットする。そしてマイクロ・プロセ
ッサ１はマイクロ−プロセッサ停止制御回路７に対して
命令匠よって照合開始を指示８る。こわｆよって、当該
制御回路７しま、マイクロ・プロセッサＩＫ対して処理
停止を指示ｊ ルト共Ｋ 、各アドレス彎ジェネレータ
８，９およびデータ比較回路１０に対して起動をかけろ
。
ＰＰ１群のメモリ内容と、アドレスＱから初まる複グと
１個の邪２群のメモリ内容とを即金する処理を５（行ｊ
るに当っては、マイクロ・プロセッサ１はｆ−トバス６
欠介して卵−１のアドレス・ジェネレータ８ Ｋ ＠
Ｐ ？プリセットしかつ第２σ）アドレス・ジェネレー
タ９に値Ｑをプリセットする。そしてマイクロ・プロセ
ッサ１はマイクロ−プロセッサ停止制御回路７に対して
命令匠よって照合開始を指示８る。こわｆよって、当該
制御回路７しま、マイクロ・プロセッサＩＫ対して処理
停止を指示ｊ ルト共Ｋ 、各アドレス彎ジェネレータ
８，９およびデータ比較回路１０に対して起動をかけろ
。
このようにしてマイクロ・プロセッサ１が処理を停止し
ている状態つまりアドレス・ノ（ス、及びデータ・バス
がマイクロ・プロセッサから解放さねている状態の下で
、第１のアドレスΦジェネレータ８がアドレスＰ−Ｙ発
してＲＡＭＢ上の該当信号からのデータを読出す。該デ
ータはデータ比較回路１０においてラッチされる。次（
・で第２のアＬ′１〕７・パン工久レータ９がアドレス
Ｑ ｑ 発Ｌ ”’ＣＲＡＭａ上の該当信号からのデー
タを読出す。該データはデータ比較回路１０に導びかわ
、先のランチされているデータと比較照合される。もし
も不一致があわば、その結果にもとづいて即時にマイク
ロ・プロセッサ停止制御回路７は、マイクロ・プロセッ
サの停止状態′？：ｆＩＪ￥除して以後の処理をマイク
ロ・プロセッサ１の処理にゆだねる。不一致が生じなけ
れば、第１のアドレス−ジェネレータ８はアドレス（Ｐ
＋１）ＹＱし、＠２のアドレス・ジェネレータ９はアド
レス（Ｑ＋ １ ） ’ａ＝発し、データ比較回路１０
Ｋよる比較が行われる。このような比較照合が所望の
所定回数が行なわれ、不一致が生じていなければ、マイ
クロ番プロセッサ停止制御回路７は、マイクロ−プロセ
ッサ１の処理停止状態ケ解除すべ（通知する。
ている状態つまりアドレス・ノ（ス、及びデータ・バス
がマイクロ・プロセッサから解放さねている状態の下で
、第１のアドレスΦジェネレータ８がアドレスＰ−Ｙ発
してＲＡＭＢ上の該当信号からのデータを読出す。該デ
ータはデータ比較回路１０においてラッチされる。次（
・で第２のアＬ′１〕７・パン工久レータ９がアドレス
Ｑ ｑ 発Ｌ ”’ＣＲＡＭａ上の該当信号からのデー
タを読出す。該データはデータ比較回路１０に導びかわ
、先のランチされているデータと比較照合される。もし
も不一致があわば、その結果にもとづいて即時にマイク
ロ・プロセッサ停止制御回路７は、マイクロ・プロセッ
サの停止状態′？：ｆＩＪ￥除して以後の処理をマイク
ロ・プロセッサ１の処理にゆだねる。不一致が生じなけ
れば、第１のアドレス−ジェネレータ８はアドレス（Ｐ
＋１）ＹＱし、＠２のアドレス・ジェネレータ９はアド
レス（Ｑ＋ １ ） ’ａ＝発し、データ比較回路１０
Ｋよる比較が行われる。このような比較照合が所望の
所定回数が行なわれ、不一致が生じていなければ、マイ
クロ番プロセッサ停止制御回路７は、マイクロ−プロセ
ッサ１の処理停止状態ケ解除すべ（通知する。
なお、上記データ比較回路１０は、例えば８ビツト分の
（データが８ビツトとする）ラッチと、８ビツト分のＥ
ＯＲ回路と、８ビツト分の比較照合結果ラッチとを持つ
ことで足りろ。当該８ピット分の比較照合結果ラッチの
内容は、データ・ノくス６に出力可能に構成され、上記
不一致が生じていた賜合匠おいて処理を再開されたマイ
クロ・プロセッサ１が読取り得るようにされる。
（データが８ビツトとする）ラッチと、８ビツト分のＥ
ＯＲ回路と、８ビツト分の比較照合結果ラッチとを持つ
ことで足りろ。当該８ピット分の比較照合結果ラッチの
内容は、データ・ノくス６に出力可能に構成され、上記
不一致が生じていた賜合匠おいて処理を再開されたマイ
クロ・プロセッサ１が読取り得るようにされる。
（Ｅ） 発明の効果
以上設明した如く、本発明によりは、マイクロ・プロセ
ッサは、マイクロ壷ブロセッサ停止制御回蕗に対して起
動をかける命令を新うたに用意しておくだけで、所望の
比較照合の結果の報告を受けることが可能となる。
ッサは、マイクロ壷ブロセッサ停止制御回蕗に対して起
動をかける命令を新うたに用意しておくだけで、所望の
比較照合の結果の報告を受けることが可能となる。
図は本発明の一実施例構成を示す。
図中、１はマイクロ・プロセッサ、２はＲＯＭ。
３はＲＡＭ、４は入出力制御１１１１Ｉポート、５はア
ドレス・バス、６はデータＱバス、７はマイクロ９プロ
セツサ停止制御回路、８，９．は夫々アドレス・ジェネ
レータ、１０はデータ比較回路な表わす。 特許出願人 冨士通株式会社 代理人弁理士 森 １） 寛 （外１名）
ドレス・バス、６はデータＱバス、７はマイクロ９プロ
セツサ停止制御回路、８，９．は夫々アドレス・ジェネ
レータ、１０はデータ比較回路な表わす。 特許出願人 冨士通株式会社 代理人弁理士 森 １） 寛 （外１名）
Claims (1)
- マイクロ・プロセッサと夫々固有のアドレスをもつメモ
リおよび入出力制御ポートとがアドレス・バスとデータ
・バスとによって連繋されてなろデータ処理システムに
おいて、上記アドレス・ノぐス匠接紗、される互に独立
の少なくとも２つのアドレス・ジェネレータ、上記デー
タ・バスに接続されて上記２つのアドレスのジェネレー
タからの出力婬よって読出された夫々の読出しデータ相
互間の不一致を検出するデータ比較回路、上ｇｈマイク
ロ・プロセッサからの指示によって発動されて上記アド
レス・ジェネレータに、ｌ：るアクセスが行なわＪする
間上記マイクロ・プロセッサの処理を停止せしめかつ少
なくとも上記データ比較回路からの不一致検出に対応し
て上記マイクロ・プロセッサの処理の停止状態を解除す
るマイクロ・プロセッサ停止制御回路をもうけたことを
特徴とするデータ比較処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182245A JPS6074051A (ja) | 1983-09-30 | 1983-09-30 | デ−タ比較処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182245A JPS6074051A (ja) | 1983-09-30 | 1983-09-30 | デ−タ比較処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074051A true JPS6074051A (ja) | 1985-04-26 |
| JPH0457023B2 JPH0457023B2 (ja) | 1992-09-10 |
Family
ID=16114881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182245A Granted JPS6074051A (ja) | 1983-09-30 | 1983-09-30 | デ−タ比較処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074051A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644290A (en) * | 1979-09-19 | 1981-04-23 | Nec Corp | Subscriber's circuit scanning system |
-
1983
- 1983-09-30 JP JP58182245A patent/JPS6074051A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644290A (en) * | 1979-09-19 | 1981-04-23 | Nec Corp | Subscriber's circuit scanning system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0457023B2 (ja) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01245719A (ja) | パリティチェック制御装置 | |
| JPS6074051A (ja) | デ−タ比較処理方式 | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JP2574384B2 (ja) | データストリーム発生器 | |
| JP2864861B2 (ja) | 応答信号制御回路 | |
| JP2943926B2 (ja) | エラー回復制御装置 | |
| JPS59178536A (ja) | 複数デ−タの零値判定方式 | |
| JPH03129531A (ja) | 制御装置 | |
| JPS58101361A (ja) | デ−タ処理装置 | |
| JPS629442A (ja) | 誤り検出回路 | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JPS6051965A (ja) | バス制御方式 | |
| JPS63282535A (ja) | シグナルプロセツサ | |
| JPS601659B2 (ja) | メモリ保護方式 | |
| JPS58114384A (ja) | 記憶装置制御方式 | |
| JPS60124749A (ja) | コンピュ−タ自動リセット装置 | |
| JPS622337A (ja) | メモリ拡張方式 | |
| JPS63199555A (ja) | 同一シエルフ番号監視装置 | |
| JPH0233179B2 (ja) | ||
| JPH0736554B2 (ja) | 装置番号確認装置および系列装置 | |
| JPS62229452A (ja) | 周辺モジユ−ルアクセス方式 | |
| JPH05143521A (ja) | 情報処理システムおよびそれを使用した入出力命令応答方式 | |
| JPH0258156A (ja) | データ処理装置 | |
| JPH0731631B2 (ja) | スロット位置指定によるアドレス選択方法 | |
| JPH01197860A (ja) | メモリ故障検出回路 |