JPS6074818A - パルス計数装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、周波数またはパルス時間間隔を測定する装置
に関する。特に、プロセッサにより制御された大形の計
測制御装置の中に、一つの要素として実装されるに適す
る装置の改良に関する。なお、一般には上記のような周
波数またはパルス時間間隔を切替えて測定することがで
きる装置を「周波数カウンタ装置」と慣用的に呼ぶが、
この明細書では、この装置が周波数以外の量も測定する
ことができる装置であることを明確にするため「パルス
計数装置」という。

〔従来技術の説明〕

例えば、工場の生産ラインを自動制御するファクトリ・
オートメーションのための装置では、プロセッサを含む
中央制御装置により制御されて、各種の計測情報が入力
し、その中央制御装置により各種の制御情報が出力する
。入力する計測情報は、接点情報、温度、電圧、抵抗値
、周波数、時間などであるが、これらはその装置の要素
として実装されたそれぞれの計測装置から得られる。こ
のうち周波数および時間を計測する装置は、この種の装
置のさまざまな応用の中で重要な要素である。このため
に、従来から入力信号の周波数または、パルスの時間間
隔を計測することができるように構成された装置が知ら
れている。

すなわちこの装置は、複数の信号入力端子を備え、この
入力端子に到来する信号の波形を整形してその信号の立
ち上がりまたは立ち下がりのエツジを検出し、内部で発
生するまたは外部から供給するクロック信号を分周し、
カウンタ回路に与えるように構成されている。そのカウ
ンタ回路には少なくとも２つの動作モードがあり、第一
のモードでは、クロック信号により計数を開始および終
了させて入力信号の周波数を計数し、第二のモードでは
、入力信号により針数を開始および終了させてクロック
信号計数することにより入力信号の時間間隔を計数する
ように構成されている。

さらに、この装置を各種の条件に適合させて有効に利用
することができるように、上記２つの動作モードのそれ
ぞれについて、複数の信号入力端子の選択、入力信号の
立ち上がりと立ち下がりの選択、クロック信号の分周比
の設定などを測定条件として切替え設定することができ
るように構成され、モードの選択および測定条件の設定
が上位のプロセッサを含む制御回路により制御されるよ
うに構成される。

このような従来装置では、上位の制御回路は、モードの
切替えについてはモード切替えスイッチにアクセスし、
信号入力端子の選択については選択スイッチにアクセス
し、入力信号の立ち上がりと立ち下がりの選択について
は波形整形回路の切替えスイッチにアクセスし、クロッ
ク信号の分周比の設定については分周回路の切替えスイ
ッチにアクセスするように構成されている。したがって
、上位の制御回路はモードの選択および測定条件の設定
の都度、切替え設定のためにかなりの仕事量があり、所
要時間が長く、制御回路の負担が大きく、またこのため
のソフトウェアが複雑になる欠点があった。

〔発明の目的〕

本発明はこれを改良するもので、モードの選択および測
定条件の設定は、その装置が特定の装置に設置されて使
用されるようになると、それほど多種類に及ぶものでは
ないことに着目し、上位の制御回路の仕事量を軽減させ
るとともに、切替え制御のための時間を短縮し、上位の
制御回路のソフトウェアを簡単化することができるパル
ス計数装置を提供することを目的とする。

〔発明の特徴〕

本発明は、このパルス計数回路の内部に、上位の制御回
路により制御されるマイクロプロセッサおよびランダム
アクセスメモリを含むインターフェイス回路を備え、こ
のインターフェイス回路には、モードの選択および測定
条件の設定について複数組の組合せをあらかじめ各組合
せ毎に番号を付して設定する手段と、この番号が上記上
位の制御回路により指定されたときにその番号に対応す
る組合せのモードの選択および測定条件の設定を各回路
に指示して切替え設定する手段とを備え、上位の制御回
路は単にこの番号を指定するのみでモードの選択および
測定条件の設定を行うことができるように構成されたこ
とを特徴とする。

あらかじめ番号を付して設定する手段が上位の制御回路
により設定制御されるように構成することが好ましい。

モード選択および測定条件の設定の組合せを１６通りと
して、番号は２進数により０番から１５番まで付される
ように構成し、上位装置は４ビツトの信号でこれを指定
するように構成することがよい。

さらに、この装置は全体を大形装置に実装することがで
きる一つのプラグイン・ユニットとして構成することが
よい。

（実施例による説明〕 第１図は本発明実施例装置のブロック構成図である。２
個の信号入力端子１．２に到来する信号Ａ、Ｂはバッフ
ァ回路３を介してエツジ検出回路４に入力する。エツジ
検出回路４は入力する信号の波形を整形してその信号の
立ち上がり立ち下がりのエツジを検出するための回路で
ある。このエツジ検出回路２の出力はセレクタ５により
、信号ＡおよびＢについてそめ立ち上がりまたは立ち下
がりのタイミングが選択され、フリップフロップ６のセ
ット入力およびリセット入力に接続される。

フリップフロンプロの出力はモード切換回路７に入力す
る。

クロック信号源９は内蔵のクロック信号発生回路または
外部からのクロック信号端子であり、基本クロック信号
を与える。このクロック信号源９の出力は分周回路１０
、ゲート時間設定回路１１および待時間設定回路１２に
与えられる。分周回路１０の出力は外部にクロック信号
を出力する端子１３、セレクタ１４および１５に与えら
れる。セレクタ１４および１５はそれぞれパルスを計数
するカウンタ１６および１７の入力回路であって、バッ
ファ回路３から信号ＡおよびＢが入力する。カウンタ１
９はオーバフローカウンタであり、カウンタ１６または
カウンタ１７にオーバフローが発生する状態になると、
出力を送出して、計数内容が信用できないことを知らせ
る。その出力はバッファ回路３を介して、オーバフロー
出力端子２０に送出される。待時間設定回路１２は起動
入力から指定の時間が経過したときに出力を送出する回
路で、その出力はサンプリング出力端子２１に接続され
るとともに、ゲート時間設定回路１１にトリガ入力とし
て与えられる。この待時間設定回路１２は起動入力が与
えられてから、計数を開始するまでの時間を所望の時間
に制御するために設けられている。ゲート時間設定回路
１１はトリガ入力が与えられた時と、それから指定の時
間が経過した時に信号を送出する回路で、周波数を計数
するための開始と終了を制御する。この信号はモード切
換回路７を介して、ゲート回路部から各セレクタ１４お
よび１５に入力する。

この実施例装置は第２図に示すように、一つのユニット
に実装される。このユニットは大形の装置例えばファク
トリ・オートメーション装置の一つのプラグイン・ユニ
ットとして使用される。

ここで、本発明の特徴とするところは、この装置の内部
に、すなわちこのプラグイン・ユニ・ノドの内部に、イ
ンターフェイス回路部を備えるところにある。第Ｆ図に
戻って、このインターフェイス回路部には、マイクロプ
ロセッサ妬およびメモリ２７を含み、この装置が実装さ
れる大形装置の主プロセツサにより制御されるように構
成される。

このインターフェイス回路により、第１図に斜線を付し
て示す各回路、すなわちセレクタ５．１４．１５、モー
ド切換回路７、カウンタ１９、分周回路１０、ゲート時
間設定回路１１および待時間設定回路１２の条件切替え
および設定などが制御される。この制御線は第１図には
特に図示してない。さらに、インターフェイス回路部は
モード選択信号Ｍおよび起動信号Ｓを送出し、ゲート回
路部の出力するゲート信号を監視する。モード選択信号
Ｍはモード切換回路７およびゲート回路部に与えられ、
起動信号Ｓは待時間設定回路１２にトリガ入力として与
えられる。カウンタ１６および１７、オーバフロー用の
カウンタ１９の出力はインターフェイスカウンタ２５に
入力する。

さらに、本発明の特徴とするところは、この第１図に斜
線を付して示す各回路の選択の状態を組合わせて、あら
かじめインターフェイス回路５に設定しておくところに
ある。すなわち、端子１に入力する信号への周波数を測
定する場合には、モード切換回路７はゲート時間設定回
路１１の出力を選択し、分周回路１０は測定する周波数
のレンジに応じて指定され、ゲート時間設定回路１１に
より計数開始から計数終了までの時間が設定される。ま
た、セレクタ１４およびセレクタ１５はゲート回路おか
ら送られるゲート信号に応じて、バッファ回路３の出力
の信号Ａを計数することになる。これが第一の組合せの
一例である。さらに、別の組合せとして、信号Ｂの周波
数を計測する場合は、この周波数が低い周波数であると
すると、分周回路１０の分周比およびゲート時間設定回
路１１の設定時間は、それぞれ違う値になる。これは第
二の組合せの一例である。第三の組合せとして、例えば
信号Ａの立ち上がりから信号Ｂの立ち下がりまでの時間
を計測する場合には、セレクタ５は端子１の信号の立ち
上がりを選択しいフリップフロップ回路６のセット入力
に与え、端子２の信号の立ち下がりを選択して、フリッ
プフロップ回路６のリセット入力に与え、モード切換回
路７はフリップフロップ６の出力を選択し、セット１４
および１５は分周回路ＩＯの出力クロック信号をゲート
時間にわたり計数することになる。このとき分周回路１
０の分周比および待時間設定回路１２の待ち時間がそれ
ぞれ所望の値に設定される。これが第三の組合せの一例
である。

このように、本発明の装置ではインターフェイス５にこ
の組合せを最大１６組まで、あらかじめ設定する・こと
ができる。その組合せには番号が付けられ、インターフ
ェイス２５のメモリ２７に記憶される。上位の制御回路
からは、その番号を指定することによりその組合せが選
択される。その組合せの数は１６であるので、４ビツト
の信号により指定することができる。

したがって、上位の制御回路は各切換回路やセレクタに
それぞれアクセス・する必要がなく、インターフェイス
回路２５に対して、組合せの番号を指定すればよいから
、きわめて短時間に指定制御の動作を完了して、直ちに
つぎの仕事に移ることができる。この番号により上位の
制御回路から指定を受けたインターフェイス怒は、その
マイクロプロセッサ２６がメモリ２７の記憶内容にした
がって各回路を切替え制御する。

この実施例装置では、インターフェイス回路部にあらか
じめ設定する組合せの条件と番号は、上位の制御回路の
操作パネルから手操作により行われるように構成されて
いる。必要があれば、そのユニットについて外部から設
定できるように構成してもよい。

各組合せには「０．」番から「１５」番までの番号を付
けるが、その番号の順序を選択の順序にしておけば、上
位の制御回路は選択のための制御信号を単にインクリメ
ントしてゆけばよいので、さらに制御が単純化される。

第１図に示す本発明実施例装置は、周波数および時間の
ほかに、パルスの数の累積数および周波数比を測定する
ことができる。この測定モードもセレクタ１４および１
５、セレクタ５の切替えにより選択することができる。

この場合にも、これらの設定条件の組合せを１６組の組
合せの一つとして加えることができる。

本発明の装置では、測定モードおよび設定条件の選択が
例えば１６組に制限されるが、実用上これを越えて多数
になることはきわめて希であり、問題はない。さらに、
多数の組合せが必要である場合には、組合せの数を３２
組にすることも可能である。

マイクロプロセッサを含むインターフェイス回路は、マ
イクロプロセッサ用の集積回路がきわめて安価であるの
で、経済的に製作することができる。また、この装置は
個別にソフトウェアその他の設定をする必要がないので
、多数の装置を同一の条件で量産することができるので
、安価に製造することができる。

〔発明の効果〕

以上説明したように、本発明によれば、上位の制御回路
から番号を指定するだけで、測定のモードおよび測定の
設定条件を選択することができる装置が得られる。この
装置をファクトリ・オートメーション装置などの大形の
装置に使用するときには、上位の制御回路の仕事量が軽
減されるとともに、モードあるいは設定条件の選択が高
速化され、測定計測の能率が向上する。また、この装置
を使用することにより、上位の制御回路のソフトウェア
が簡単化され、装置全体が経済化される利点がある。

【図面の簡単な説明】

第１図は本発明実施例装置のブロック構成図。 第２図は本発明実施例装置の実装外観図。 １．２・・・信号入力端子、３・・・バッファ回路、４
・・・エツジ検出回路、５・・・セレクタ、６・・・フ
リップフロップ回路、７・・・モード切換回路、９・・
・クロック信号源、１０・・・分周回路、１１・・・ゲ
ート時間設定回路、１２・・・待時間設定回路、１３・
・・クロック信号出力端子、１４．１５　・・・セレク
タ、１６、Ｉ７・・・カウンタ、１９・・・オーバフロ
ーカウンタ、２０・・・オーバフロー４Ｎ％出力端子、
２１・・・サンプリング信号出力端子、怒・・・インタ
ーフェイス回路、２６・・・マイクロプロセッサ、２７
・・・メモリ。

Claims (1)

1. 【特許請求の範囲】 ｆｌ＋　複数の信号入力端子と、 この入力端子に到来する信号の波形を整形してその信号
   のエツジを検出するエツジ検出回路と、クロック信号源
   と、 このクロック信号源の出力クロソク信号を指定された分
   周比で分周する分周回路と、 カウンタ回路と を備え、 上記カウンタ回路は、 第一のモードでは、上記分周回路の出力信号により計数
   を開始および終了させて上記エツジ検出回路の出力を計
   数することにより上記入力端子に到来する信号の周波数
   を計数し、 第二のモードでは、上記エツジ検出回路の出力信号によ
   り計数を開始および終了させて上記分周回路の出力信号
   を計数することにより上記入力端子に到来する信号の時
   間間隔を計数するように構成され、 上記第一のモードおよび上記第二のモードのそれぞれに
   ついて、少なくとも上記複数の信号入力端子の選択、上
   記エツジ検出回路では立ち上がりと立ち下がりの選択、
   および上記分周回路の分周比の設定を測定条件として切
   替え設定することができるように構成され、 モードの選択および上記測定条件の設定が上位のプロセ
   ッサを含む制御回路により制御されるように構成された
   パルス針数装置において、上記上位の制御回路により制
   御されるマイクロプロセッサおよびランダムアクセスメ
   モリを含むインターフェイス回路を備え、 このインターフェイス回路には、 上記モードの選択および上記測定条件の設定について複
   数組の組合せをあらかじめ各組合せ毎に番号を付して設
   定する手段と、 この番号が上記上位の制御回路により指定されたときに
   その番号に対応する組合せのモードの選択および測定条
   件の設定を各回路に指示して切替え設定する手段と を備えた ことを特徴とするパルス計数装置。 （２）あらかじめ番号を付して設定する手段が上位の制
   御回路により設定制御されるように構成された特許請求
   の範囲第（１）項に記載のパルス計数装置。