JPS6076096A - Ep−romの書込み方法および装置 - Google Patents

Ep−romの書込み方法および装置

Info

Publication number
JPS6076096A
JPS6076096A JP58182725A JP18272583A JPS6076096A JP S6076096 A JPS6076096 A JP S6076096A JP 58182725 A JP58182725 A JP 58182725A JP 18272583 A JP18272583 A JP 18272583A JP S6076096 A JPS6076096 A JP S6076096A
Authority
JP
Japan
Prior art keywords
data
rom
program
writing
roms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58182725A
Other languages
English (en)
Inventor
Junichi Kishida
岸田 純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58182725A priority Critical patent/JPS6076096A/ja
Publication of JPS6076096A publication Critical patent/JPS6076096A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は消去可能なプログラマブルROM(以下EP−
ROMと称する)の書込みを効果的に行なえるEP−R
OMの書込み方法および装置に関する。
〔発明の技術的背景〕
従来、比較的容量の小さい、たとえば8にバイトのEP
−ROMでは、パルス幅の狭いプログラムパルスを全ア
ドレスに対してn回づつ印加して書込みを行なうように
しているが、この場合、特定のアドレスに対して印加さ
れるプログラムパルスのパルス幅の合計は一定の値にナ
ル。
一方、容量の大きいたとえば64■(バイト以上のEP
−ROMでは高速プログラムと言われる方法で書込みを
行なうことができる。この高速プログラムでは、パルス
幅の狭いプログラムパルスを一つのアドレスに加えた後
、該アドレスのデータを読み出し、これを正しい書込み
がなされるまで繰り返す。そして正しい書込みがなされ
ると、この後追加のプログラムパルスを印加する。そし
てアドレスを更新し上述の方法による書込みを再び行な
うようにしている。
〔背景技術の問題点〕
上述の高速プログラムを′M、数のEP−ROMに対し
て同時に行なう場合、正しいデータの書込みがなされる
までに加えるプログラムパルスの数は等しくならない。
特に著しく多数回のプログラムパルスを必要とするEP
−ROMがあると、プログラムの終了までに要する時間
は、このプログラムの困難なEP−ROMによって支配
され、それによって全体のプログラム時間が長大になる
。またこのような問題を除去するためには、複数個のE
P−ROMのそれぞれに対して各別かつ独立してアドレ
ス指定を行なう必要を生じ、■込み装置の構成も複雑に
なり、1台の装置で多数のEP−ROMのプログラムを
同時に行ない装置のコストを低減させる利点も失なわれ
てしまう。
〔発明の目的〕
本発明は上記の事情に鑑みてなされたもので1台の書込
み装置で多数のEP−ROMの高速プログラムを行なう
場合に、全体のプログラムに要する時間を短縮し、それ
によつ゛C効率的なプログラムを行なえるEP−ROM
の1込み方法および装置を提供することを目的とするも
のである0 〔発明の概要〕 すなわち本発明は、同時にプログラムを行なう多数のE
P−ROMのプログラムパルスの繰り返し回数にパラツ
キのある場合に、正しくプログラムのなされだEI’−
ROMが生じるとこれを表示し、プログラムを一時的に
中止して該EP−ROMを取シ除き、かつここに新らた
なEP−RQMを装着してプログラムを再開することを
特徴とするものである。
〔発明の実施例〕
以下本発明の方法を第1図に示すブロック図を参照して
詳細に説明する。図中1は制御部、2は書込み部である
。制御部1には、書込み操作を外部から指示するキーボ
ード7A、書込みを行な、うデータ、EP−ROMから
読み出したデータおよび操作状態等を表示するCRT、
LED等の表示器IB、EP−ROMに対して書込みを
行なうデータを蓄えるデータバッファICを設りている
。そして書込、弘部2にはEP−ROMを着脱自在に装
着する複数のソケット2A、2B・・・を設け、この近
傍に書込み完了を表示する表示器3を配設している。そ
して制御部1は書込み部2のソケット2に、2B・・・
に装着したEP−ROMに対してプログラム電圧を印加
し、かつデータを転送して比較的、パルス幅の狭いプロ
グラムパルスを繰り返して印加するように制御する。
第2図はEP−ROMに対する書込み操作(プログラム
)を示すフローチャートである。
すなわち、8TEP1で「スタート」すると5TEP!
’で「実行カウンタX=0−Jを行なう。
ここで実行カウンタは全体のプログラムルーチンのりト
ライ回数を設定するカウンタで、たとえばN回を限度と
してこれ以上の場合は当該EP−ROMを永久不良品ど
判定する。そして5TEP、?でアドレスカウンタAD
に初期アドレス△△△△を設定する。そして次の8TE
P4でアドレスカウンタADで指定されるEP−ROM
のデータを読み出し、書込みデータと比較する判定ルー
チン[読み出しデータは書込みデータと一致したか?」
を行なう。この8TEP4の判定結果が「NO」すなわ
ちデータが不一致の場合は次の8TEP5で「プログラ
ムの実行」を行ない、rYE8Jすなわちデータが一致
した場合は5TEP6で「アドレスインクリメント」を
実行した後、再び5TEP4を行なう。なお上記5TE
P5の[プログラムの実行では、高速プログラムを行な
うために比較的、狭いパルス幅ty、のプログラムパル
スを一発だけ印加する。
そして次の5TEP7で「アドレスカウンタはエンドア
ドレスに達したか?」を判定する。そしてこの判定結果
がr N OJ、すなわちエンドアドレスに達していな
ければ5TEP6で「アドレスインクリメント」を実行
し、5TEP4へ戻る。
また5TEP7の判定結果が1−YESJであれば次の
5TEP&で1実行カウンタX=X+IJを実行する。
そして次に8TEP9で「全アドレスに正しいデータが
書込まれたか?」を判定する。
この判定結果が「YES」であれば8TEP10で「追
加プログラムの実行」を行なう0この追加プログラムは
、たとえばEP−ROMのデータが書込みデータに一致
するまで(=印加したプログラムパルス数に等しいプロ
グラムパルスをさらに印加する。そしてこの後にさらに
5TEPJ Jで「全アドレスのデータの確認」の判定
を行ないこの結果がrYEsJであれば「書込み完了」
とみなして当該EP−ROMに対応する図示しない表示
器で書込みの完了を表示する。
また5TEP9の判定結果が「NO」すなわちデータの
書込みが正しくなされていない場合は5TEPI 2で
「実行カウンタはNか?」判定する。この判定結果がY
ESであれば永久不良と判断する。まだNoであれば5
TOPJへ戻り、アドレスカウンタADの辺期設定を行
ない再びプログラムを行なう。なお5TEPIIの判定
結果が「NO」すなわち追加プログラムの実行後に全ア
ドレスのデータが正しく書込まれていない場合も永久不
良どみなすようにしている。
このようにすれば、特に多数のEP−ROMに同一内容
のデータの書込みを行なう場合にプログラムの難易にか
かわらず書込みの完了したEP−ROMは表示されるの
で、それによって新らたなEP−ROMと換装すること
によシ効率よく書込み作業を行なうことができる。
なお本発明は上記実施例に限定されるものではなく、た
とえば追加プログラムはパルス数ではなくパルス幅で規
定するようにしてもよいし、パルス幅の狭いパルスを複
数回に分割することなくまとめて印加するようにしても
よい。
〔発明の結果〕
以上のように本発明によれば高速プログラムを効率よく
行なうことができ特に多数のEP−ROMに同一内容の
データの官込みを行なう用途に適するEP−1?OMの
書込み方法および装置を提供することができる。
【図面の簡単な説明】
第1図は本発明の装置の一例を示すブロック図、第2図
は本発明の方法を示すフローチャートである。 1・・・制御部、2・・・書込み部、3・・・表示器。 出願人代理人 弁理士 鈴 江 武 彦特許庁長官 若
杉和夫 殿 1.事件の表示 特願昭58−182725号 2、発明の名称 EP−ROMの書込み方法および装置 3、補市をする者 事件との関係 特許出願人 αm東京芝;1n電気株式会社 5、自発補止

Claims (3)

    【特許請求の範囲】
  1. (1) E P −ROMに対してアドレスおよびデー
    タの指定を行なった後、一定パルス幅のプログラムパル
    スを印加し、さらにアドレスの更新とプログラムパルス
    の印加とを全てのデータの書込みが完了するまで繰り返
    す高速プログラムを複数のEP−ROMに同時に行ない
    正しいデータの書き込みの完了したEP−ROMを順次
    に新らたなEP−ROMに換装してプログ2ムの実行を
    継続して行なうことを特徴とするEP−ROMの書込み
    方法。
  2. (2) EP−ROMに対してアドレスおよびデータの
    指定を行なって一定パルス幅のプログラムパルスを印加
    し、さらにナトレスの更新とプログラムパルスの印加と
    を全てのデータの書込みが完了するまで繰り返す高速プ
    ログラムを複数のEP−ROMに同時に行なうものにお
    いて、複数のIP−ROMのそれぞれに全てのデータの
    書込みが完了したことを表示する表示器を設けたことを
    特徴とするEP−ROMの書込み装置。
  3. (3)特許請求の範囲第2項記載のものにおいて、EP
    −ROMに記憶されたデータと書込むべきデータとが一
    致した後に予め定めた追加プログラムを行なって書込み
    の完了とすることを特徴とするEP−ROMの書込み装
    置。
JP58182725A 1983-09-30 1983-09-30 Ep−romの書込み方法および装置 Pending JPS6076096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58182725A JPS6076096A (ja) 1983-09-30 1983-09-30 Ep−romの書込み方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58182725A JPS6076096A (ja) 1983-09-30 1983-09-30 Ep−romの書込み方法および装置

Publications (1)

Publication Number Publication Date
JPS6076096A true JPS6076096A (ja) 1985-04-30

Family

ID=16123349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58182725A Pending JPS6076096A (ja) 1983-09-30 1983-09-30 Ep−romの書込み方法および装置

Country Status (1)

Country Link
JP (1) JPS6076096A (ja)

Similar Documents

Publication Publication Date Title
JPS59154521A (ja) システム再構成方法
US4974196A (en) Method of processing commands for cataloged procedure in multi-window system
US4719564A (en) Interpreter linkage system for linking extension interpreters to a basic interpreter
US4792918A (en) Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution
JPS6076096A (ja) Ep−romの書込み方法および装置
CN114721712B (zh) 任务执行方法、装置、电子设备以及存储介质
JPS58178408A (ja) 模擬実行機能を備えたプログラマブル・コントロ−ラ
JPH0410081B2 (ja)
JPS6041133A (ja) 制御プログラム修正方式
JPS6238746B2 (ja)
JP2734187B2 (ja) 複数pc制御装置の表示画面作成方式、シーケンスプログラム作成装置、及び制御状態表示装置
JPH0340138A (ja) ソースエラープログラム一括管理方式
JP3277715B2 (ja) 表示器のデータ作成方法
JPS60169906A (ja) プログラマブルコントロ−ラ
JP2845694B2 (ja) データ処理装置
JPS5835648A (ja) プログラム実行制御方式
JPS5927303A (ja) プログラム修正装置
JPH02196305A (ja) プログラマブルコントローラのプログラム編集方式
JPS5962906A (ja) シ−ケンサおよびそのシ−ケンサへのプログラム入力方法
JPH02282833A (ja) 試験装置
JPH01175001A (ja) 記憶データの保護方式
JPS62103714A (ja) 産業用ロボツトのプログラム作成装置
JPH0228734A (ja) ファームウェア評価方式
JPS6345603A (ja) プログラマブルコントロ−ラのプログラム格納方式
JPS6299807A (ja) シ−ケンサの入出力制御方式