JPS6076170A - 絶縁ゲイト型半導体装置作製方法 - Google Patents
絶縁ゲイト型半導体装置作製方法Info
- Publication number
- JPS6076170A JPS6076170A JP58184607A JP18460783A JPS6076170A JP S6076170 A JPS6076170 A JP S6076170A JP 58184607 A JP58184607 A JP 58184607A JP 18460783 A JP18460783 A JP 18460783A JP S6076170 A JPS6076170 A JP S6076170A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulator
- electrode
- gate
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は基板上の非単結晶半導体を用いた縦チャネル型
の積層型の絶縁ゲイト型半導体装置（以下ＩＧＦという
）の作製方法に関する。
の積層型の絶縁ゲイト型半導体装置（以下ＩＧＦという
）の作製方法に関する。
本発明はこのＩＣＩ’に対し、ケイ１−電極を少なくと
も３層に積層させたｆＩ 屠体の側周辺に設けられたチ
ャネル形成領域を構成する非単結晶半導体」二に設け、
さらにこのディト電極の上＋７（：）部をＩｌｌ Ｎｉ
された半導体上方に延在することなく設け、より高い周
波数動作をさせることを目的とする。
も３層に積層させたｆＩ 屠体の側周辺に設けられたチ
ャネル形成領域を構成する非単結晶半導体」二に設け、
さらにこのディト電極の上＋７（：）部をＩｌｌ Ｎｉ
された半導体上方に延在することなく設け、より高い周
波数動作をさせることを目的とする。
この発明は３層に積層された積層体の２つの側周辺にさ
らにチャネルを形成する非単結晶半導体を設け、この半
導体を用いて２つの１Ｇｌｉを作製することにより、イ
ンバータ等の回路素子を１つの積１ｉ体で設け、ＩＦ１
１簗積化を成就することを目的としている。
らにチャネルを形成する非単結晶半導体を設け、この半
導体を用いて２つの１Ｇｌｉを作製することにより、イ
ンバータ等の回路素子を１つの積１ｉ体で設け、ＩＦ１
１簗積化を成就することを目的としている。
本発明はかかるＩＧＦを用いて複合半導体装置をマトリ
ックス構造に基板上に設け、液晶表示型のディスプレイ
装置を設けることを特徴としている。
ックス構造に基板上に設け、液晶表示型のディスプレイ
装置を設けることを特徴としている。
平面型の固体表示装置を設ける場合、平行な透光性基板
例えばガラス、プラスチック板肉に一対の電極を設けて
、この電極間に液晶を注入した液晶表示装置が知られて
いる。この表示部を複数の絵素とし、それをマトリック
ス構成させ、任意の絵素をその周辺部に設けられたデコ
ーダ、ｔ゛ライバ論理回路により制御してオンまたはオ
フ状態にするには、その絵素に対応したＩＧＦおよびイ
ンバータ、抵抗等を同一プロセス、同一構造で作ること
を必要としていた。そしてこのＩＧＦに制御信号を与え
て、それに対応した絵素をオンまたはオフさせたもので
ある。
例えばガラス、プラスチック板肉に一対の電極を設けて
、この電極間に液晶を注入した液晶表示装置が知られて
いる。この表示部を複数の絵素とし、それをマトリック
ス構成させ、任意の絵素をその周辺部に設けられたデコ
ーダ、ｔ゛ライバ論理回路により制御してオンまたはオ
フ状態にするには、その絵素に対応したＩＧＦおよびイ
ンバータ、抵抗等を同一プロセス、同一構造で作ること
を必要としていた。そしてこのＩＧＦに制御信号を与え
て、それに対応した絵素をオンまたはオフさせたもので
ある。
この液晶表示またはエレクトロクロミック表示素子はそ
の等何回路としてキャパシタ（以下Ｃという）にて示す
ことができる。このためＩＧＦとＣとを例えば２×２の
マトリックス構成（４０）せしめたものを第１図（Ａ）
に示す。
の等何回路としてキャパシタ（以下Ｃという）にて示す
ことができる。このためＩＧＦとＣとを例えば２×２の
マトリックス構成（４０）せしめたものを第１図（Ａ）
に示す。
第１図（Ａ）において、マトリックス（４０）の１個の
番地は１個（７］ＧＦ （１０）と１個（７）Ｃ（３１
）により１個の絵素を構成さ・Ｕている。これを行に（
５１）、（５２）としてビット線に連結し、他方、ゲイ
トを連結して列（４１＞、＜ ４２ ） （ワード）を
設けたものである。
番地は１個（７］ＧＦ （１０）と１個（７）Ｃ（３１
）により１個の絵素を構成さ・Ｕている。これを行に（
５１）、（５２）としてビット線に連結し、他方、ゲイ
トを連結して列（４１＞、＜ ４２ ） （ワード）を
設けたものである。
すると、例えば（５１＞、＜ ４１ ）を「１」とし、
（５２）。
（５２）。
（４２）を「０」とすると、ＩＧＦ （１０）はオンと
なり、ＩＧＦ （１０’＞等の他のＪＧＦはオフとなる
。そして（２，１）番地ののを選択してオンとし、電気
的にＣ（３］）として等ｈｌｉ的に示される表示部を選
択的にオン状態にすることができる。
なり、ＩＧＦ （１０’＞等の他のＪＧＦはオフとなる
。そして（２，１）番地ののを選択してオンとし、電気
的にＣ（３］）として等ｈｌｉ的に示される表示部を選
択的にオン状態にすることができる。
本発明は、第４の半導体であるチャネル形成領域を構成
する半導体は水素または弗素が添加された珪素を主成分
とする非単結晶半導体を用いている。さらにキャリア移
動度が小さいという欠点を有するため、第２の絶縁体ま
たは半絶縁体のＩＱ厚を１μまたはそれ以下として短チ
ャネル長とした。
する半導体は水素または弗素が添加された珪素を主成分
とする非単結晶半導体を用いている。さらにキャリア移
動度が小さいという欠点を有するため、第２の絶縁体ま
たは半絶縁体のＩＱ厚を１μまたはそれ以下として短チ
ャネル長とした。
その結果、１（１ＭＩｌｚ以上のカットオフ周波数を有
−口しめることができた。
−口しめることができた。
第２図は本発明の積層型ＩＧＦの縦断面図およびその製
造工程を示したものである。この図面は一つのＩＧＦを
作製する製造例を示すが、同一基板に複数ケ作る場合も
まったく同様である。
造工程を示したものである。この図面は一つのＩＧＦを
作製する製造例を示すが、同一基板に複数ケ作る場合も
まったく同様である。
第２図（Ａ）において、絶縁基板例えば石英ガラス、透
光性プラスチックまたはホウ珪酸ガラス基板上に第１の
導電膜（２）（以下Ｅ１という）を下側電極、リードと
して設りた。この実施例では酸化スズを主成分とする透
光性導電膜を０．２μの厚さに形成している。これに選
択エッチ■を施した。
光性プラスチックまたはホウ珪酸ガラス基板上に第１の
導電膜（２）（以下Ｅ１という）を下側電極、リードと
して設りた。この実施例では酸化スズを主成分とする透
光性導電膜を０．２μの厚さに形成している。これに選
択エッチ■を施した。
さらにこの上面にＰまたはＮ型の導電型を有する第１の
非単結晶半導体（２）〈以下単に積層体であるため、ス
タック即ちｓｌという）を１ｏｏｏ〜３０００人、第２
の絶縁体または半絶縁体（４）（以下単にＳ２というＸ
ｏ、３〜３μ）、第１の半導体と同一導電型を有する第
３の半導体（５）（以下単にＳ３というＸｏ、１〜０．
５μ）を積層して積層体（スタック即ちＳという）を設
けた。この積層によりＮＩＮ、１ｌＩＰ構造（Ｉは絶縁
体または半絶縁体）を有せしめた。
非単結晶半導体（２）〈以下単に積層体であるため、ス
タック即ちｓｌという）を１ｏｏｏ〜３０００人、第２
の絶縁体または半絶縁体（４）（以下単にＳ２というＸ
ｏ、３〜３μ）、第１の半導体と同一導電型を有する第
３の半導体（５）（以下単にＳ３というＸｏ、１〜０．
５μ）を積層して積層体（スタック即ちＳという）を設
けた。この積層によりＮＩＮ、１ｌＩＰ構造（Ｉは絶縁
体または半絶縁体）を有せしめた。
図面においては上面にＩＴＯ（Ｍ化インジューム・スズ
）、 Ｍｏ５ｉＬ＋ Ｔｉ５ｉＬ＋ ＷＳｉＬ＋ Ｈ，
Ｔｉ、 Ｍｏ等の耐熱性金属導体（６）をココテはＴｉ
Ｓｉをｐｃｖｏ法により０．２μの厚さに積層した。
）、 Ｍｏ５ｉＬ＋ Ｔｉ５ｉＬ＋ ＷＳｉＬ＋ Ｈ，
Ｔｉ、 Ｍｏ等の耐熱性金属導体（６）をココテはＴｉ
Ｓｉをｐｃｖｏ法により０．２μの厚さに積層した。
Ｍ１層体をさらに厚く作るため、予めＬｌ’ ＣＶＩＩ
法（減圧気相法人ＩＴ ＣＶ １１法または光ＣＶＤ法
により０．３〜１μのＪｙさに酸化゛珪詣膜＜”ｔ）を
形成しておいてもよい。ｐｃｖｏ法の場合はＮ、０と５
ｉｌｌ＋との反応を２５０℃で行わしめて作製した。
法（減圧気相法人ＩＴ ＣＶ １１法または光ＣＶＤ法
により０．３〜１μのＪｙさに酸化゛珪詣膜＜”ｔ）を
形成しておいてもよい。ｐｃｖｏ法の場合はＮ、０と５
ｉｌｌ＋との反応を２５０℃で行わしめて作製した。
このＮ、１）をＮ’ＮまたはＰ＋ＰとしてＮ’ＮＩＮＮ
’ 、 Ｐ’ Ｐ１円け （１は絶縁体または半絶縁体
）としてＩ）またはＮと電極との接触抵抗を下げること
は有効であった。
’ 、 Ｐ’ Ｐ１円け （１は絶縁体または半絶縁体
）としてＩ）またはＮと電極との接触抵抗を下げること
は有効であった。
さらに第２図（Ｂ）において、マスク■を用い°ζ選択
エツチンダグ法より絶縁膜（７）を除去し、さらに５ｉ
ＯＪ９ （７）をマスクとしてそのドの導体（６）、
Ｓ３．５２およびＳｌを除去し、残った積層体を互いに
概略同一形状に形成した。すべて同一マスクでプラズマ
気相エッチ例えば肝気体またはＣＦ十〇の混合気体を用
い、０．１〜０．５ｔｏｒｒ ３０−としてエッチ速度
５００人／分とした。
エツチンダグ法より絶縁膜（７）を除去し、さらに５ｉ
ＯＪ９ （７）をマスクとしてそのドの導体（６）、
Ｓ３．５２およびＳｌを除去し、残った積層体を互いに
概略同一形状に形成した。すべて同一マスクでプラズマ
気相エッチ例えば肝気体またはＣＦ十〇の混合気体を用
い、０．１〜０．５ｔｏｒｒ ３０−としてエッチ速度
５００人／分とした。
かくのごとくして概略同一形状の積層体を設けると、そ
の側面にもプラズマ処理での１ｎ＠を一部で得る。さら
にもしＳ２が半導体である場合、Ｓｌと３３との不純物
がリークしやす＜ 、ＳＬ、３２間、Ｓ２．５３間での
良好な接合特性を得ることが困難になる。
の側面にもプラズマ処理での１ｎ＠を一部で得る。さら
にもしＳ２が半導体である場合、Ｓｌと３３との不純物
がリークしやす＜ 、ＳＬ、３２間、Ｓ２．５３間での
良好な接合特性を得ることが困難になる。
このためこの３２を絶縁物とし、耐熱性を有せしめかつ
Ｓｌ、Ｓ３の不純物の異常拡散を防止した。さらにこの
プラズマエッチで多少の損傷を受けても、ＰまたはＮの
Ｓｌ、Ｓ３は導電性を十分有するため、このＳｔ、Ｓ３
に隣接して新しい第４の半導体を接合を有して積層させ
ている。かくすることによりこのＳ４は何等の不純物を
混合せず、またプラズマ処理もまったくない膜質の々ｆ
ましい被膜とすることができた。この第４の半導体をこ
れら積層体５１（１３）、Ｓ２ （１４）、Ｓ３ （１
５）、導体（２３）、絶縁体（２４）を覆って積層させ
た。この第４の半導体（Ｓ４という）は、シランのグロ
ー放電法（ＰＣＶＤ法、光ＣＶＤ法、ＬＴ ＣＶＩＪ法
（ＩＩＯＭＯＣＶＤ法ともいう））を利用して室温〜５
００℃の温度例えばｐｃｖｏ法における２５０℃、０．
１ｔｏｒｒ、３０Ｗ、１３．５６Ｍｌ１ｚの条件下にて
設けたもので、非晶質（アモルファス）または半非晶質
（セミ５アモルファス）または多結晶構造の非単結晶珪
素半導体を用いている。本発明においてはアモルファス
またはセミアモルファス半導体（以下ＳＡＳという）を
中心とし−で示す。
Ｓｌ、Ｓ３の不純物の異常拡散を防止した。さらにこの
プラズマエッチで多少の損傷を受けても、ＰまたはＮの
Ｓｌ、Ｓ３は導電性を十分有するため、このＳｔ、Ｓ３
に隣接して新しい第４の半導体を接合を有して積層させ
ている。かくすることによりこのＳ４は何等の不純物を
混合せず、またプラズマ処理もまったくない膜質の々ｆ
ましい被膜とすることができた。この第４の半導体をこ
れら積層体５１（１３）、Ｓ２ （１４）、Ｓ３ （１
５）、導体（２３）、絶縁体（２４）を覆って積層させ
た。この第４の半導体（Ｓ４という）は、シランのグロ
ー放電法（ＰＣＶＤ法、光ＣＶＤ法、ＬＴ ＣＶＩＪ法
（ＩＩＯＭＯＣＶＤ法ともいう））を利用して室温〜５
００℃の温度例えばｐｃｖｏ法における２５０℃、０．
１ｔｏｒｒ、３０Ｗ、１３．５６Ｍｌ１ｚの条件下にて
設けたもので、非晶質（アモルファス）または半非晶質
（セミ５アモルファス）または多結晶構造の非単結晶珪
素半導体を用いている。本発明においてはアモルファス
またはセミアモルファス半導体（以下ＳＡＳという）を
中心とし−で示す。
さらにその上面にこの非単結晶半導体の側とＬで同一反
応炉にて第４の半導体表面を大気に触れさせることなく
窒化珪素膜（１６）を光ＣＶｔ＋法にてシラン（ジシラ
ンでも可）とアンモニアとを水銀励起法の気相反応によ
り作製して、Ｊ７さは３００〜２０００人とした。
応炉にて第４の半導体表面を大気に触れさせることなく
窒化珪素膜（１６）を光ＣＶｔ＋法にてシラン（ジシラ
ンでも可）とアンモニアとを水銀励起法の気相反応によ
り作製して、Ｊ７さは３００〜２０００人とした。
この絶縁映は１３．５６Ｍｌ１ｚ〜２．４５ＧＩＩｚの
周波数の電磁エネルギにより活性化して窒素またはアン
モニア雰囲気に１００〜４００℃浸して固相−気相反応
の窒化珪素を形成してもよい。
周波数の電磁エネルギにより活性化して窒素またはアン
モニア雰囲気に１００〜４００℃浸して固相−気相反応
の窒化珪素を形成してもよい。
また、１１ ＣＶ Ｄ法により窒化珪素を形成させても
よい。
よい。
するとＳ２ （１４）の側周辺では、チャネル形成領域
（９）、＜９’）とその上のディト絶縁物（１６）とし
ての絶縁物（１６）を形成させた。第４の半導体はＳｌ
、 Ｓ３とはその側面においてダイオード接合を構成さ
せている。
（９）、＜９’）とその上のディト絶縁物（１６）とし
ての絶縁物（１６）を形成させた。第４の半導体はＳｌ
、 Ｓ３とはその側面においてダイオード接合を構成さ
せている。
第２図（Ｂ）において、さらに第３のマスク■により電
極穴開けを行い、この後この積層体上の窒化珪素膜（１
６）を覆って第２の導電膜（図１７）を０．３〜１μの
厚さに形成した。
極穴開けを行い、この後この積層体上の窒化珪素膜（１
６）を覆って第２の導電膜（図１７）を０．３〜１μの
厚さに形成した。
この導電膜（１７）はＩＴＯ（酸化インジューム・スズ
）のごとき透光性導電膜＊ ＴｔＳｔｚ ＪｏＳｔｚ
＋ＭＳＩｚ 。
）のごとき透光性導電膜＊ ＴｔＳｔｚ ＪｏＳｔｚ
＋ＭＳＩｚ 。
Ｗ、Ｔｉ、Ｎｏ等の耐熱性導電膜としてもよい。ここで
はＰまたはＮ型の不純物の多量にドープされた珪素半導
体をｐｃｖｏ法で作った。即ち、０．５μの厚さにリン
が１％添加され、かつ微結晶性（粒径５０〜３００人）
の非単結晶半導体をＰＣＶＤ法で作製した。
はＰまたはＮ型の不純物の多量にドープされた珪素半導
体をｐｃｖｏ法で作った。即ち、０．５μの厚さにリン
が１％添加され、かつ微結晶性（粒径５０〜３００人）
の非単結晶半導体をＰＣＶＤ法で作製した。
この後この上面にレジスト（１８）を形成した。
さらに第２図（Ｃ）に示されるごとく、第４のフォトリ
ソグラフィ技術により垂直方向よりの異方性エッチを行
った。即ち例えばＣＦ ＣＩ 、ＣＦ ＋０ 。
ソグラフィ技術により垂直方向よりの異方性エッチを行
った。即ち例えばＣＦ ＣＩ 、ＣＦ ＋０ 。
肝等の反応性気体をプラズマ化し、さらにこのプラズマ
を基板の上方より垂直に矢印（２８）のごとくに加えた
。すると導体（１７）は、平面上−は厚さく０．５μ）
をエッチすると、この被膜は除去されるが、側面では積
層体の厚さおよび被膜のｊＩさの合計の２〜３μを垂直
方向に有する。このため図面に示すごとき垂直方向より
の異方性エッチを行うと、破線（３Ｂ）、＜３８’）の
ごとくにこれら導体をマスク（１８）のある領域以外に
も残すことができた。
を基板の上方より垂直に矢印（２８）のごとくに加えた
。すると導体（１７）は、平面上−は厚さく０．５μ）
をエッチすると、この被膜は除去されるが、側面では積
層体の厚さおよび被膜のｊＩさの合計の２〜３μを垂直
方向に有する。このため図面に示すごとき垂直方向より
の異方性エッチを行うと、破線（３Ｂ）、＜３８’）の
ごとくにこれら導体をマスク（１８）のある領域以外に
も残すことができた。
その結果、積層体の側周辺のみに選択的にゲイト電極を
設けることができた。さらにこのディト電極は第３の半
導体の上方には存在せず、結果として第３の半導体とゲ
イＩ−電極との寄生容量を実質的にないに等しくするこ
とができた。
設けることができた。さらにこのディト電極は第３の半
導体の上方には存在せず、結果として第３の半導体とゲ
イＩ−電極との寄生容量を実質的にないに等しくするこ
とができた。
かくして第２図（Ｃ）を得た。
第２図（Ｃ）の平面図を第２図ＣＤ）として示しである
が、この積層体の外周辺部のすべてに形成されたゲイト
電極（２０＞、＜２０’）のうら不要部分を■のフォト
エツチング法により除去している。第２図＜Ｄ）の番号
はそれぞれ対応させている。
が、この積層体の外周辺部のすべてに形成されたゲイト
電極（２０＞、＜２０’）のうら不要部分を■のフォト
エツチング法により除去している。第２図＜Ｄ）の番号
はそれぞれ対応させている。
第２図（Ｃ＞、＜ Ｄ ）にて明らかなどと＜、ＩＧＦ
（１０）はチャネルは（９）、（９’）と２つを有し、
ソースまたはドレイン（１３）、ドレインまたはソース
（１５）を有し、ゲイト（２０＞、＜２０’）を有する
。ｓ３の電４ｆｉ （１９）はり−Ｆ’（２１）に延在
し、Ｓｌのリードは（２２）により設（）である。即ら
図面では２つのＩＧＦを文１として設けることができる
。これは２つのＩＧＦのチャネル間の８２の絶縁体が数
十Ｎ１Ωの抵抗を有し、実質的に独立構成をし謁るノこ
めであり、この構造は結晶半導体とはまったく異なった
構造を有−ｕしめることができた。
（１０）はチャネルは（９）、（９’）と２つを有し、
ソースまたはドレイン（１３）、ドレインまたはソース
（１５）を有し、ゲイト（２０＞、＜２０’）を有する
。ｓ３の電４ｆｉ （１９）はり−Ｆ’（２１）に延在
し、Ｓｌのリードは（２２）により設（）である。即ら
図面では２つのＩＧＦを文１として設けることができる
。これは２つのＩＧＦのチャネル間の８２の絶縁体が数
十Ｎ１Ωの抵抗を有し、実質的に独立構成をし謁るノこ
めであり、この構造は結晶半導体とはまったく異なった
構造を有−ｕしめることができた。
本発明の第４の半導体はアモルファス珪素を含む非単結
晶半導体を用い、その中の不対結合手の中和用に水素を
用いており、かつ基板と半導体、電極す〜（ζが異種材
料であり、それらの熱膨張によるストレスを少なくする
ため、すべての処理を６００℃以下好ましくば３００
’Ｃ以下でするとよかった。
晶半導体を用い、その中の不対結合手の中和用に水素を
用いており、かつ基板と半導体、電極す〜（ζが異種材
料であり、それらの熱膨張によるストレスを少なくする
ため、すべての処理を６００℃以下好ましくば３００
’Ｃ以下でするとよかった。
またゲイト電極（２０）、（２０’）をＳｌ （１３）
、５２ （１４）、Ｓ３ （１５）と同様の半導体で電
気的にフローティングとして設け、さらにごの上面に絶
縁膜を介して第２のゲイトをコン１−ロール・ゲイトと
した不揮発性メモリとすることもできる。
、５２ （１４）、Ｓ３ （１５）と同様の半導体で電
気的にフローティングとして設け、さらにごの上面に絶
縁膜を介して第２のゲイトをコン１−ロール・ゲイトと
した不揮発性メモリとすることもできる。
かくしてソースまたは１ζレインをＳＬ （１３＞、チ
ャネル形成領Ｊｊ３ｉ（９）、（９’）を有するＳ４
（２５＞、ドレインまたはソースを５３ ［１５）によ
り形成せしめ、チ・）−ネル形成領域側面にはゲイ日色
縁物（１６＞、その外側面にゲ・イＩ・７Ｉｉ４Ｕ （
２０）、（２０’）をＩ＆ ＬＪり（１１屑型）ＩＧｌ
ｉ （１０）を作ることができた。
ャネル形成領Ｊｊ３ｉ（９）、（９’）を有するＳ４
（２５＞、ドレインまたはソースを５３ ［１５）によ
り形成せしめ、チ・）−ネル形成領域側面にはゲイ日色
縁物（１６＞、その外側面にゲ・イＩ・７Ｉｉ４Ｕ （
２０）、（２０’）をＩ＆ ＬＪり（１１屑型）ＩＧｌ
ｉ （１０）を作ることができた。
この発明は、チャネル長はＳ２ （１４）の厚さで決め
られ、一般には０．Ｊ〜３μここでは０．５μとした。
られ、一般には０．Ｊ〜３μここでは０．５μとした。
それは非単結晶半導体の移動度が小結晶とは異なり、そ
の１１５〜１／ｌ００ｊ、がないため、チャネル長を短
くしてＩＧＩ’としての周波数特性を助長さ一口にこと
にある。
の１１５〜１／ｌ００ｊ、がないため、チャネル長を短
くしてＩＧＩ’としての周波数特性を助長さ一口にこと
にある。
Ｓ４ （１Ｇ）にホウ素不純物を被膜形成の際わずが（
０，１〜ｌ０Ｉｌｆｌｌ ）添加して真性または■）ま
たはＮ半導体としてスレッシュポール１−電圧の制（１
１１を′行うごとは有シＪであった。
０，１〜ｌ０Ｉｌｆｌｌ ）添加して真性または■）ま
たはＮ半導体としてスレッシュポール１−電圧の制（１
１１を′行うごとは有シＪであった。
か＜シ゛ζ、ＮチャネルＩＧＦにてドレイン（１５入ソ
ース（１２）、−ゲイト（２０）または（２０’）とし
て−一５ｖ、ｖ！ ＝ ５Ｖ、動作周波数１５−５ＮＩ
ｉｚ ＋ ４ ルコトカできた。
ース（１２）、−ゲイト（２０）または（２０’）とし
て−一５ｖ、ｖ！ ＝ ５Ｖ、動作周波数１５−５ＮＩ
ｉｚ ＋ ４ ルコトカできた。
複合集積化の基礎要素である抵抗、インハークにつき本
発明のＩＧＦを以下に記す。
発明のＩＧＦを以下に記す。
第１図のインバータ（６０）の縦断面図を第３図に示す
。
。
第３図（Ａ）および（Ｂ）においてＩＧｒ’は第２図と
その番号を対応させている。ドライバ（６１）ば左側の
ＪＧＦを、ロー］；は右側のＩＧＦを用いた。
その番号を対応させている。ドライバ（６１）ば左側の
ＪＧＦを、ロー］；は右側のＩＧＦを用いた。
図面（Ａ）ではロートノゲ・ｆｌ・電極（２０）と’１
ｂ（６５）とを連続させるエンハンスメン１〜型、また
図面（Ｂ）は出力（６２）とゲイ］・電極（２０）とを
連続させたディプレッション型のＩＧＦを示す。
ｂ（６５）とを連続させるエンハンスメン１〜型、また
図面（Ｂ）は出力（６２）とゲイ］・電極（２０）とを
連続させたディプレッション型のＩＧＦを示す。
さらにこのインバータ（６０）の出力は（６２）よりな
り、この基板上の２つのＩＧＦ （６１）、＜６４）を
互いに離間することなく同一半導体積層体（１３）、＜
１４）。
り、この基板上の２つのＩＧＦ （６１）、＜６４）を
互いに離間することなく同一半導体積層体（１３）、＜
１４）。
（１５）に複合化して設置、Ｊたことを特長としζいる
。
。
その製造工程は第２図と同様である。図面において■フ
ォ１−エッチがゲイ１−電極の分割のために必要である
ことはいうまでもない。
ォ１−エッチがゲイ１−電極の分割のために必要である
ことはいうまでもない。
この第３図（Δ）のインハークは−１側電極は図面の前
後方向に配設し、その引出し電極形成用に■を用いてい
る。さらにその一部を■によってエツチング除去しζお
り、図示のＢＩＳ分では積層体と同一形状を構成−ｕし
めている。この時、下側電極（１２） ４よ第４の半導
体（２５）で覆われているため、ゲイト電極とショート
することがないという特長を（′ｊする。また、上側電
極を２つのｌ１ＥＴとして独立〜ｕしめ（１９）、（１
！１１’）とした。かくすると１つのＩＧＦ（［ｉ４＞
（Ｌｌ−Ｆ）を電極（１９）、ドレイン（１５）、チャ
ネル（９）、ソース（１３）、電極（１２）即ら出力（
６２）かつ他のＩＧＦ （＋−ライハ）の電極（２）、
１−レイン（１３）、チャネル（９′）、ソース（１５
’）、電極（６６）止して設りることが可能となる。そ
の結果、２つのＩＧＩ＋を１つの５１〜ｓ３のブロック
と一体化してインバータとするこ止ができた。
後方向に配設し、その引出し電極形成用に■を用いてい
る。さらにその一部を■によってエツチング除去しζお
り、図示のＢＩＳ分では積層体と同一形状を構成−ｕし
めている。この時、下側電極（１２） ４よ第４の半導
体（２５）で覆われているため、ゲイト電極とショート
することがないという特長を（′ｊする。また、上側電
極を２つのｌ１ＥＴとして独立〜ｕしめ（１９）、（１
！１１’）とした。かくすると１つのＩＧＦ（［ｉ４＞
（Ｌｌ−Ｆ）を電極（１９）、ドレイン（１５）、チャ
ネル（９）、ソース（１３）、電極（１２）即ら出力（
６２）かつ他のＩＧＦ （＋−ライハ）の電極（２）、
１−レイン（１３）、チャネル（９′）、ソース（１５
’）、電極（６６）止して設りることが可能となる。そ
の結果、２つのＩＧＩ＋を１つの５１〜ｓ３のブロック
と一体化してインバータとするこ止ができた。
また第３図（Ｂ）は下側電極を２つに分割して図面の前
１多方向に配設せしめている。またこの下側電極のパタ
ーニングに■を用い、さらに積層体の形成の際、この電
極を第４の半導体で覆い、電気的にり・イ１−電極（２
ｏ）、（２ｏ′）と絶縁さゼている。
１多方向に配設せしめている。またこの下側電極のパタ
ーニングに■を用い、さらに積層体の形成の際、この電
極を第４の半導体で覆い、電気的にり・イ１−電極（２
ｏ）、（２ｏ′）と絶縁さゼている。
その他の製造工程は第２図と同様である。
即ら１つのｌＧ１１ ｌ：Ｊ−ド（６４） テＶｖｎ
（（ｉ５）、下側電極（１２）、ドレイン（１３）、チ
ャネル（９入ソース（５入電極（６２）即ち出力（６２
入他のＩＧＦ （ドライバ）＜６１）でのトレイン（１
５）、チャネル（９′）、ソース（１３）、電極（１２
’）、ｖ、（６６）よりなり、入力（６３）をゲイト電
極（２０’）に出力（６２’）を８３より引き出させた
。
（（ｉ５）、下側電極（１２）、ドレイン（１３）、チ
ャネル（９入ソース（５入電極（６２）即ち出力（６２
入他のＩＧＦ （ドライバ）＜６１）でのトレイン（１
５）、チャネル（９′）、ソース（１３）、電極（１２
’）、ｖ、（６６）よりなり、入力（６３）をゲイト電
極（２０’）に出力（６２’）を８３より引き出させた
。
第１図の抵抗（７０）は第３図（Ａ ）、（Ｂ ＞にお
いてロードを用いればよい。
いてロードを用いればよい。
かくのごとく本発明は縦チ中ネルであり、ゲイト電極を
３３の上方にわたって設けさせていないため、ＩＧＦの
ディト電極と５３との寄生容量を少なくすることができ
るという大きな特長を有する。さらにＳ２が絶縁性であ
るため、３０〜１００ｖの大電圧をＳｌ、３３間に加え
てもショートすることがない。またＳｌ、Ｓ３のいずれ
がドレインとして作用しても、その外部は絶縁であるた
め、最も理想的ＩＧＦといえる。さらにＳ４のチャネル
下もＳ２の絶縁性のため周波数特性の向上に寄与する２
つのＩＧＦを対をなして同時に作ることができる。製造
マスクも５回で十分であり、マスク精度を必要としない
等の多くのｌ＋長をチートネル長が０．２〜１μときわ
めて短くすることができるごとに加えてＹｉ−１！ Ｌ
めることができた。
３３の上方にわたって設けさせていないため、ＩＧＦの
ディト電極と５３との寄生容量を少なくすることができ
るという大きな特長を有する。さらにＳ２が絶縁性であ
るため、３０〜１００ｖの大電圧をＳｌ、３３間に加え
てもショートすることがない。またＳｌ、Ｓ３のいずれ
がドレインとして作用しても、その外部は絶縁であるた
め、最も理想的ＩＧＦといえる。さらにＳ４のチャネル
下もＳ２の絶縁性のため周波数特性の向上に寄与する２
つのＩＧＦを対をなして同時に作ることができる。製造
マスクも５回で十分であり、マスク精度を必要としない
等の多くのｌ＋長をチートネル長が０．２〜１μときわ
めて短くすることができるごとに加えてＹｉ−１！ Ｌ
めることができた。
そのため耐圧２０〜３０Ｖ、Ｖ ”−４〜４ｖの範囲で
例えば１±０．２ｖとして制御Ｊ１１作製できた。さら
に周波数特性がチャネル長が０．１〜１μのマイクロチ
ャネルのため、これまでの非単結晶半導体を用いた横チ
ャネル型の絶縁ゲイ１−型半導体装置の５０倍の１０１
１１１ｚ以上を（ｔｌることができた。またｓ２が絶縁
性の場合は１ｌｌｉＪ圧４〜５０Ｖ、カットオフ周波数
５０ＭＩＩｚ以上をｒｌすることができた。
例えば１±０．２ｖとして制御Ｊ１１作製できた。さら
に周波数特性がチャネル長が０．１〜１μのマイクロチ
ャネルのため、これまでの非単結晶半導体を用いた横チ
ャネル型の絶縁ゲイ１−型半導体装置の５０倍の１０１
１１１ｚ以上を（ｔｌることができた。またｓ２が絶縁
性の場合は１ｌｌｉＪ圧４〜５０Ｖ、カットオフ周波数
５０ＭＩＩｚ以上をｒｌすることができた。
また逆方向リークは、第１図に示ずような５１またはＳ
３を５ｉｘＣ１−×（０＜ ｘ ＜ １ 例えばｘ ＝
０．２ ）とすることにより、さらにｓ２を絶紅物化す
ることによりこのＳｌ、Ｓ３の不純物が３２に流入する
ことが少なくなり、このＮ−−１接合またはＰ−１接合
のリークは逆方向にＩＯＶを加えてもＩ Ｏ＋＋Ａ ／
ｃ＋Ｊ以下であった。これは単結晶の逆リークよりも
さらに２〜３桁も少なく、非単結晶半導体性ｎの物性を
積極的に利用したごとによる好ましいものであった。
３を５ｉｘＣ１−×（０＜ ｘ ＜ １ 例えばｘ ＝
０．２ ）とすることにより、さらにｓ２を絶紅物化す
ることによりこのＳｌ、Ｓ３の不純物が３２に流入する
ことが少なくなり、このＮ−−１接合またはＰ−１接合
のリークは逆方向にＩＯＶを加えてもＩ Ｏ＋＋Ａ ／
ｃ＋Ｊ以下であった。これは単結晶の逆リークよりも
さらに２〜３桁も少なく、非単結晶半導体性ｎの物性を
積極的に利用したごとによる好ましいものであった。
さらに高温での動作において、電極の金属が非単結晶の
３１、Ｓ３内に混入して不良になりやずいため、この電
極に密接した側を５ｉｘＣ１−ｙ （０＜ ｘ ＜ １
例えばｘ＝０．２）とした。その結果１５０℃でｉｏｏ
。
３１、Ｓ３内に混入して不良になりやずいため、この電
極に密接した側を５ｉｘＣ１−ｙ （０＜ ｘ ＜ １
例えばｘ＝０．２）とした。その結果１５０℃でｉｏｏ
。
時間動作さ（たが何等の動作不良が１０００素子を評価
しても見られなかった。これはこの電極に密接してアモ
ルファス珪素のみで３１またはＳ３を形成した場合、１
５０℃で１０時間も耐えないことを考えると、きわめて
高い信頼性の向上となった。
しても見られなかった。これはこの電極に密接してアモ
ルファス珪素のみで３１またはＳ３を形成した場合、１
５０℃で１０時間も耐えないことを考えると、きわめて
高い信頼性の向上となった。
さらにかかる積層型のＩＧＦのため、従来のように高精
度のフメトリソグラフィ技術を用いることなく、基板特
に絶縁基板上に複数個のＩＧＦ、抵抗、キャパシタを作
ることが可能になった。そして液晶表示ディスプレイに
まで発展させることが可能になった。
度のフメトリソグラフィ技術を用いることなく、基板特
に絶縁基板上に複数個のＩＧＦ、抵抗、キャパシタを作
ることが可能になった。そして液晶表示ディスプレイに
まで発展させることが可能になった。
以上の説明において明らかなごとく、この発明はチャネ
ル形成領域を構成する非単結晶半導体を積層体の側面に
設け、さらに大気に触れさせることなくゲイト絶ｉ！膜
およびゲイト電極を形成せしめている。このためＩＧＦ
の界面（絶縁膜−第４の半導体、絶ｉ！膜−ゲイト電極
）が不純物にｌｂ染されることがない。また異方性エッ
チを行うため、その際のプラズマの方向が界面に平行に
加わり、絶縁物界面にｉＪｊ （Ｊｊ；により新たな再
結合中心を発生させないとい・）特長を有する。このた
め本発明の積層体を第４の半導体で覆い、ソース、Ｉ−
レインの３電極とゲイ１−電極とがショートシにくい。
ル形成領域を構成する非単結晶半導体を積層体の側面に
設け、さらに大気に触れさせることなくゲイト絶ｉ！膜
およびゲイト電極を形成せしめている。このためＩＧＦ
の界面（絶縁膜−第４の半導体、絶ｉ！膜−ゲイト電極
）が不純物にｌｂ染されることがない。また異方性エッ
チを行うため、その際のプラズマの方向が界面に平行に
加わり、絶縁物界面にｉＪｊ （Ｊｊ；により新たな再
結合中心を発生させないとい・）特長を有する。このた
め本発明の積層体を第４の半導体で覆い、ソース、Ｉ−
レインの３電極とゲイ１−電極とがショートシにくい。
ｓ２を絶縁性とするため、ソース、ドレインよりの耐用
を向上できに点いう多くの特長を有する。
を向上できに点いう多くの特長を有する。
本発明におりる非単結晶半導体は珪素、ゲルマニュー、
／Ａまたは炭化珪素（ＳｉｘＣ１−ＸＱ ＜ ｘ ＜
ｌ ＞。
／Ａまたは炭化珪素（ＳｉｘＣ１−ＸＱ ＜ ｘ ＜
ｌ ＞。
絶ｊ３、体は炭化珪素または窒化珪素を用いた。しかし
、半導体としてＩｎｌ’、 ＢＩ’＋ ＧａＡｓ等のｍ
−ｖ化合物半導体を用いてもよい。
、半導体としてＩｎｌ’、 ＢＩ’＋ ＧａＡｓ等のｍ
−ｖ化合物半導体を用いてもよい。
第１図は本発明による絶縁ゲイト型半導体装置、インパ
ーク、抵抗、キャパシタまたは絶縁ゲイト型半導体装置
とキャパシタとを絵素とした７トリノクス構造の等何回
路を示す。 第２図は本発明の積屓型絶縁ゲイト型半導体装置の］二
稈を示す［Ｉｌｉ面図である。 第３図は本発明の積層型絶縁ゲイト半導体装置のインバ
ータｔｔ、ｌ造を示Ｊ−０ 特許出願人 （／、２） （２，２ン
ーク、抵抗、キャパシタまたは絶縁ゲイト型半導体装置
とキャパシタとを絵素とした７トリノクス構造の等何回
路を示す。 第２図は本発明の積屓型絶縁ゲイト型半導体装置の］二
稈を示す［Ｉｌｉ面図である。 第３図は本発明の積層型絶縁ゲイト半導体装置のインバ
ータｔｔ、ｌ造を示Ｊ−０ 特許出願人 （／、２） （２，２ン
Claims (1)
- 【特許請求の範囲】 １、基板上または基板上の第１の導電体上に第１の非単
結晶半導体、第２の絶縁体または半絶縁体および前記第
１の半導体と同一導電型の第３の非単結晶半導体とを積
層し、概略同一形状とした積層体を形成せしめる工程と
、前記積層体の側部に隣接し′ζチャネル形成領域を構
成する第４の非単結晶半導体と該半導体表面上に絶縁物
を形成せしめる工程と、前記絶縁物に隣接してゲイト電
極を形成する導体または半導体を該ゲイト電極の上端部
が前記第３の半導体上に残存することなく形成する工程
とを有することを特徴とする絶縁ゲイト型半導体装置作
製方法。 ２、特許請求の範囲第１項において、ゲイトを構成する
導体または半導体を上刃よりの垂直異方性エッチを行う
ことにより該ゲイ１−電極の上端部を第３の半導体上方
に残存することなく、ゲイト絶縁物に隣接して形成−ｕ
しめることを特徴とする絶縁ゲイト型半導体装置作製方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184607A JPS6076170A (ja) | 1983-10-03 | 1983-10-03 | 絶縁ゲイト型半導体装置作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184607A JPS6076170A (ja) | 1983-10-03 | 1983-10-03 | 絶縁ゲイト型半導体装置作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6076170A true JPS6076170A (ja) | 1985-04-30 |
| JPH0465550B2 JPH0465550B2 (ja) | 1992-10-20 |
Family
ID=16156175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184607A Granted JPS6076170A (ja) | 1983-10-03 | 1983-10-03 | 絶縁ゲイト型半導体装置作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076170A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249373A (ja) * | 1987-02-27 | 1988-10-17 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 薄膜トランジスタ、このようなトランジスタを有する表示デバイスおよび薄膜トランジスタの製造方法 |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115870A (en) * | 1981-11-09 | 1982-07-19 | Semiconductor Energy Lab Co Ltd | Insulated gate type field effect semiconductor device |
| JPS5897868A (ja) * | 1981-12-08 | 1983-06-10 | Canon Inc | 多結晶薄膜トランジスタ |
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
-
1983
- 1983-10-03 JP JP58184607A patent/JPS6076170A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115870A (en) * | 1981-11-09 | 1982-07-19 | Semiconductor Energy Lab Co Ltd | Insulated gate type field effect semiconductor device |
| JPS5897868A (ja) * | 1981-12-08 | 1983-06-10 | Canon Inc | 多結晶薄膜トランジスタ |
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249373A (ja) * | 1987-02-27 | 1988-10-17 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 薄膜トランジスタ、このようなトランジスタを有する表示デバイスおよび薄膜トランジスタの製造方法 |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US8026886B2 (en) | 1990-11-26 | 2011-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0465550B2 (ja) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420135B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH02210330A (ja) | 液晶電気光学装置 | |
| JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6076170A (ja) | 絶縁ゲイト型半導体装置作製方法 | |
| JPS5874067A (ja) | 半導体装置 | |
| JP2616755B2 (ja) | 半導体装置 | |
| JPH02230130A (ja) | 液晶電気光学装置 | |
| JPS6366428B2 (ja) | ||
| JP2535721B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP2564503B2 (ja) | 半導体被膜作製方法 | |
| JP2816421B2 (ja) | 液晶電気光学装置 | |
| JP2593641B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPH0685255A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS60124973A (ja) | 絶縁ゲイト型半導体装置 | |
| CN108321122A (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| JPS60124974A (ja) | 絶縁ゲイト型半導体装置作製方法 | |
| JPS6076169A (ja) | 絶縁ゲイト型半導体装置 | |
| JPH0466004B2 (ja) | ||
| JPS60124963A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS6092656A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS6089958A (ja) | 半導体装置 | |
| JPH0652790B2 (ja) | 固体表示装置の作製方法 | |
| JPS60164361A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH0473764B2 (ja) | ||
| JPS6076167A (ja) | 絶縁ゲイト型半導体装置 |