JPH02230130A - 液晶電気光学装置 - Google Patents

液晶電気光学装置

Info

Publication number
JPH02230130A
JPH02230130A JP1326551A JP32655189A JPH02230130A JP H02230130 A JPH02230130 A JP H02230130A JP 1326551 A JP1326551 A JP 1326551A JP 32655189 A JP32655189 A JP 32655189A JP H02230130 A JPH02230130 A JP H02230130A
Authority
JP
Japan
Prior art keywords
semiconductor
liquid crystal
electrode
insulating film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1326551A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP1326551A priority Critical patent/JPH02230130A/ja
Publication of JPH02230130A publication Critical patent/JPH02230130A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は基板上に設けられた積層型の絶縁ゲイト型半導
体装置付電気光学装置に関するものである。
従来より、表示型の図体表示装置を設ける場合、平行な
ガラス板内に電極を設けてこの電極間に液晶を注入した
液晶表示装置が知られている。しかしこの場合この表示
部の絵素数は20〜200までが限界であり、それ以上
とする場合はこの表示部より外にとり出す端子が絵素の
数だけ必要となってしまうため全く実用に供することが
できなかった。このためこの表示部を複数の絵素とし、
それをマトリックス構成させ、任意の絵素を制御してオ
ンまたはオフ状態にするにはその絵素に対応した電界効
果半導体装置(IGFという)を必要としていた。そし
てこのIGFに制御信号を与えてそれに対応した絵素を
オンまたはオフさせるものが求められていた。
本発明はかかるシステムを作るために必要な積層型のI
CFおよびそれに液晶表示部を連結させ、絵素とするこ
とを目的としたものである。
そのため絶縁ゲイト型電界効果半導体装置上に、上部が
平坦化された絶縁膜が設けられ、さらに該絶縁膜上には
液晶表示装置が設けられた構造としたのである。
即ち本発明は基板上の絶縁ゲイト型電界効果半導体装置
のソースまたはドレインに連結してキャパシタを有せし
めた複合半導体装置であり、そしてかかる複合半導体装
置をマl− IJックス構造に基板上に設け、液晶表示
型のディスプレイ装置を設けたことを特徴としている。
IGFとキャパシタ(以下Cという)とを例えば2×2
のマトリックス構成(40)せしめたものを第1図に示
す。ここで液晶表示部はその等価回路としてCとして示
すことができる。
第1図においてマトリックス(40)はひとつの■G 
F (10)とひとつのC (31)によりひとつの絵
素を構成させている。これを行に(51),(51’)
とビット線に連結し、他方ゲイトを連結して列(41)
 , (41’)を設けたものである。
すると、例えば(51) , (41)を”1″とし、
(51’),(41’)を”0”とすると(1.1)番
地のみを選択してオンとし、電気的にC (31)とし
て等価的に示される液晶表示を選択的にオン状態にする
ことができる。本発明は同一基板上にデコーダ、ドライ
バーを構成せしめるため、他の絶縁ゲイト型半導体装置
(50)および他のインバータ(60)、抵抗(70)
を同一基板上に設けたものである。
かくすることにより本発明をその設計仕様に基づいて組
合わせることによりブラウン管に代わる平面テレビ用の
固体表示装置を作ることができる。
さらにカリキュレー夕用の表示装置は102〜103ケ
の絵素を累いればよく、TV用には10’〜10s個例
えば25X10’個の絵素を同一基板に設け、かつその
周辺に必要なデコーダおよびドライバーを同時に形成さ
せたICF、インバータ、抵抗を用いて作ればよいこと
がわかる。
第2図は本発明の積層型IGFのたての断面図およびそ
の製造工程を示したものである。
図面において絶縁基板例えばガラスまたはアルミナ基板
上にP゛またはN゛型の導電型を有する第1の半導体(
2)(以下単にS1という)トンネル電流を流しうる厚
さの絶縁または半絶縁膜(3)第2の真性またはNまた
はP型の半導体(4)(以下単にS2という),第1の
半導体と同一導電型を有する第3の半導体(5)(以下
単にS3という)を積層して設けた。
この半導体は基板上にシランのグロー放電法を利用して
室温〜500゜Cの室温に設けたもので、非品質(アモ
ルファス)または半非品質(セミアモルファス)構造の
珪素半導体を用いている。本発明においてはセミアモル
ファス半導体(以下SASという)を中心として示す。
このSASに関して本発明人の発明なる特許願例えば特
願昭55−143885(55.10.15出願)(セ
ミアモルファス半導体)、特願昭55−122786(
55.9.4出願)(半導体装置)、特願昭55−02
6388(55.3.3出願)(セミアモルファス半導
体)にその詳細な実施例が示されている。
さらに第2図においてフォトリソグラフィー技術により
S3を選択的に除去し、さらにこの83をマスクとして
S2を除去した。このフォトエッチングの終点をみるた
め絶縁または半絶縁膜(以下単に絶縁膜という) (1
3)は窒化珪素をして設けた。
さらにその厚さは5〜30人のうすさであり、第1の半
導体をプラズマ照射にされたアンモニア雰囲気にさらす
ことにより成就した。次にこの絶縁膜(13)を化学的
に除去した後第2図(B)を得た。
このS3の上にこの後に形成された絶縁膜をさらに厚く
作るため、あらかじめLPCVD法(減圧気相法)によ
り0.3〜1μの厚さに酸化珪素膜を形成しておいても
よい。またこのS3上にMo,Wを0.2〜0.5μさ
らにその上にSiOzを0.3〜1μとさせてS3の導
電率を向上させることはマトリックス化に有効であった
また第2図(B)において側面は基板(1)表面上に垂
直に形成してもよいが、台形上にテーバエ・ンチをして
さらに積層されるゲイト電極の段差部での段切を除去す
ることは効果的であった。
さらに第2図(C)に示される如く、フォトリソグラフ
ィー技術によりS1を任意の所定形状を形成した。図面
ではこのため(11)にて基板表面が露光させた。
さらにこの後このS1、S2、S3の表面全体に絶縁膜
(6)を形成した。この絶縁膜はl.3.56MHz〜
2. 45GHzの周波数の磁場エネルギにより活性化
して酸素または酸素と水素との混合気体雰囲気に100
〜700’Cに浸して酸化して形成した。
さらにLPCVD法により窒化珪素またはリンガラスを
形成させた多層構造としてもよい。
すると3 2 (14)の側周辺にはゲイト絶縁物(1
6)としてζの絶縁物(16)が形成され、S1、S3
の表面はアイソレイション用被膜として形成させること
ができた。
さらに(D)に示される如く、第3のフォトリソグラフ
ィー技術によりS 1 (12)に対し電極穴(8)を
3 3 (15)に対し電極穴(7)を形成しゲイト電
極に連結する金属または半導体層を再度積層した。
次に第4のフォトリソグラフィー技術によりこの膜を選
択的にエッチングして、ゲイト電極(l7)をゲイト絶
縁物(16) , (16’)と2方向に設けて作り、
同時に5 1 (12)、S 3 (15)より電極穴
を介して他部のIGF、キャパシタ、抵抗へ基板表面ま
たは絶縁物(6)上に密接して配線させた。
第2図(D)のたて断面図のA−A’を横方向よりみる
と第2図(E)として示すことができる。番号はそれぞ
れ対応させている。
本発明の半導体は主としてSASを用い、その中の不対
結合手の中和用に水素を用いており、かつ基板と半導体
、電極リードが異種材料であり、それらの熱膨張による
ストレスを少なくするため、すべての処理を300〜6
00゜C以下好ましくは300℃以下でするとよかった
またデイト電極(17)を31、S3と同一導電型の半
導体およびそれにMO等の金属を二重構造とした多層配
線構造でもよい。
か《してソースまたはドレインを5 1 (12)、チ
ャネル形成領域(9).(9’)を有するS 2 (1
4)、ドレインまたはソースを3 3 (15)により
形成せしめ、チャネル形成領域側面にはゲイト絶縁物(
16) . (16’ )その外側面にゲイト電極(1
7)を設けた積層型のIC F (10)を作ることが
できた。
この発明においてチャネル長はS 2 (14)の厚さ
で決められ、ここでは0.05〜0.5μとした。それ
はSASの移動度が単結晶とは異なりその1/5〜1/
100 Lかないため、チャネル長を短くしてICFと
しての特性を助長させることにある。
SASは電子のバルク移動度が100〜500cm”V
/Sと1/3〜1/10であるのに対し、ホールのそれ
は5〜100cIlzv/Sと1/5〜1/100テあ
る。しかしそれにアモルファス珪素は電子のバルク移動
度が0.1〜10cm”V/S,ホールのそれは0.0
1cm”ν/S以下であり、これに比べてSASの移動
度はlO〜103倍も長いことを考えると、本発明の半
導体装置にマイクロクリスタル構造を有するSASを用
いたことはきわめて重要なことである。
さらに本発明のIGFにおいて、電子移動度がホールに
比べて単結晶の3倍よりも大きく5〜100倍もあるた
めNチャネル型とするのがきわめて好ましかった。
そのためS2には不純物を表面部に添加しない真性半導
体はN型であるためこれをP型として用いた。
第3図は他の本発明のIGFのたて断面図およびその製
造工程を示したものである。
第3図(A)において基板(1)上にSASの珪素膜を
3 1 (2)として形成させた。さらにフォトリソグ
ラフィー技術により選択エッチングを行ない、基板(1
)の一部(11)を露呈させた。
次にこのSASを結晶化するための光(レーザ)アニー
ル、熱アニールまたはこれらを併用してこのSASを単
結晶または多結晶構造に変成させた。加熱温度は基板材
料での熱ストレスを防ぐため、700゜C以下にさせた
この3 1 (2)は基本的にはS2、S3と工・νチ
ングレートが変わればよい。このためS1はPまたはN
型の酸素または窒素が添加されて3 1 0 2−11
(0.5<x<2) 、S izNa−(1<x<4)
の化学量論を有する真性または半絶縁性を有する半導体
であってもよい。
第3図(B)に示す如く、この後この上面に32(4)
を真性,N〜またはP型で、さらにS1と同一の導電型
に3 3 (5)をPまたはN型に積層して同一反応炉
により形成せしめた。
さらに第3図(C)に示す如く、このS 2 (4)、
S3(5)を概略同一形状に選択的に他部を除去して形
成し、S 2 (14)、S 3 (15)を3 1 
(12)上に設けた。
この後この31,S2、S3上表面を酸化して絶縁膜(
6)として設けた。この時S 2 (14)の側周辺は
ゲイト絶縁膜(16)として設けられ、他部はアイソレ
イション膜として設けた。
次に第3のフォトリソグラフィー技術を用いて電極穴ま
たはコンタクト部(7L (8)を用いてその全上表面
に半導体または導体の膜を設けた。この膜を第4のフォ
トリソグラフィー技術により選択的に除去してS 1 
(12)にはその他部への連続電極リード(22)を、
S 3 (15)にはコンタクト(7)を介して同様の
電極、リードを設け、またS 2 (14)の側周辺の
チャネル形成領域(9),(9’)の側面のゲイト電極
(16) . (16’)上にはゲイト電極(17)を
構成した。
このようにしてソースまたはドレインをSL(12)に
よりチャネル形成領域(9),(9’)を3 2 (1
4)により、ドレインまたはソースをS 3 (15)
によりそれぞれ構成せしめた。ゲイトはゲイト絶縁物(
16),(16″)とゲイト電極(17)よりなってい
る。このようにしてゲイト電極を”1”、ソースまたは
ドレインを”1″とすると、チャネル形成領域を電流が
流れオン状態を、またそれぞれが一方または双方が′0
”ならばオフ状態を作ることができた。
”1″はNチャネル型ICFでは正の0.5〜IOVの
電流を、′0″はO■またはスレンシュホールド電圧以
下の電流を意味する。
Pチャネル型のIGFはその電極の極性を変えればよい
。これらの論理系は第1図、第2図においてもまた以下
の第3図または本発明の実施例においても同様である。
また第1図の抵抗(70)は第2図(D) , (E)
および第3図(D)においてゲイトに加える電圧に無関
係に32のバルク成分の抵抗率で決められる。すなわち
ゲイト電極を設けない状態でS1、S2、S3を積層す
ればよい。またこの抵抗値はS2の抵抗率とその厚さ、
基板上にしめる面積で設計仕様に従って決めればよい。
第1図のインバータ(60)においてドライバー(61
)は第2図、第3図(D)とし、さらにそのロード(6
4)はS 1 (12)、S 3 (15)の一方とゲ
イ1・電極(17)との連続させるエンヘンスメント型
またはディプレッション型のICFとした。
さらにこのインバータ(60)の出力は(62)よりな
り、この基板上に離間して2つのIGFを積層して複合
化しやすく、入力部はゲイト電極(17)に対応して設
ければよい。
第4図(A)は他の本発明のたて断面図を示したもので
ある。すなわち基板(1)に3 1 (12)、S2(
14)、S 3 (15)およびゲイト部がゲイト絶縁
物(16)、ゲイト電極(17)とよりなっているI 
G F (10)と、S 1 (12)でかつ電気系に
連結した他部はキャパシタの一方の電極(22)を有し
、かつこの他部は液晶表示の一方の電極(32)をも構
成させている。すなわちS1はふたつのキャパシタの一
方の電橿となっている。そしてそのひとつのキャパシタ
は蓄積容量を大きくとり液晶表示の表示時間を長くする
ために用いられている。
すなわち第1図において特定のiGFがオン状態となる
時間が10〜100 n秒であっても、液晶表示はその
表示が1〜1000m秒も有するいわゆる残光特性をも
ためしたものである。このため蓄積(ストーレ・イジ 
キャパシタ)が大きいと例えばTVのブラウン管に対応
ずる平面パネルでの表示があざやかになり、かつ絵素の
数が104〜・10Sケになり、それらをデジタル的に
スキャンしていても他の絵素に”0“、′1”を表示し
、つづけることが可能になる。この蓄積容量の有効性は
絵累の数が10ケ以」二になった際見ている人に目のつ
かれを覚えさせないために有効である。
またこの蓄積容量のキャパシタはゲイト絶縁物(16)
と同一材料としたことにより、同一バッジ式に何らかの
新たな工程を必要とせず作ることができた。しかしこの
容量を小面積で増加するため、酸化珪素ではなく窒化珪
素、酸化タンタルその他強誘電体を用いてもよい。
本発明におけるS 1 (12)に電気的に接続されて
いた他の電極(32)は電極穴(25)−’1介して設
けられている。これらI G F (10)上にポリイ
ミドまたはPIQ等の層間絶縁物を1〜3μの厚さに設
番3゛、それを選択的にフォトリソグラフィー・技術に
より設ければよい。この電極(32)がひと一つの絵素
の大きさを決定する。カリキュリータ等においてはO。
1〜5mmφまたは矩形を有している。しかし第1図の
如き走査型の方式において、1〜・50μ口をマトリッ
クス状として500 X 500とし2た。液晶表示部
(31)はこの基板上に半導体装置電極を設乙」た−一
一方の極と他方をITO等の透明電極(28)を有する
ガラス板(28)とを1−20μ[nの間げきを有せ1
.2めで対応させそこに例えばネマチック型の液晶(2
6)を注入して設けた。
またディスプレーをカラー表示してもよい。さらに例え
ばこれらの絵素が三重に重ね合わされてもよい。そして
赤緑青の3つの要素を交互に配列せしめればよい。
第4図(A)が蓄積キャパシタと液晶キャパシタ等価回
路にて示される液晶と並列に連結して設けたのに対し、
第3図(B)は直列に設けたものである。
すなわちS 1 (12)に電気的に連結した一方の電
極(22)lに誘電膜(23)、他方の電極(24)、
さらにこの電極(24)ζこ連結した第2の液晶キャパ
シタ(31)の一方の電極(32)が閉口(25)を介
して連結しており、この電極(32)に対応して透明電
極による対抗電極(27)が液晶(26)の誘電体をは
さんで設けられている。
第4図(A)(B)で明らかな如く、本発明は基板(1
)上に複数のIGFキャパシタ、抵抗または同時にサン
ドウィッチ構造として液晶表示の平面パネルを設けたこ
とを特徴としている。
さらに図面より明らかな如く、上方よりの光照射に対し
て、I C F (10)に光が照射して”0”状態の
時リークしてしまうことを防止するためIGFを上方よ
り覆い、絵素の一方の電極(32)を設けていることを
特徴としている。
加えて従来と異なり、絶縁基板上に完全に他の絵素とア
イソレイ1・シてICFを積層型に設けていることはき
わめて大きな特徴であり、特にこの全行程を600゜C
以下特に300゜C以下の温度で作ることが可能である
ことは、このパネルが大面積としても熱歪の影響を受け
にくいという大きな特徴を有していることになる。
加えて本発明の半導体は非単結晶構造を中心としており
、特にSASというアモルファスと単結晶との中間構造
であって、かつ600 ’Cまでの熱エネルギに対して
安定なことは本発明の他の特徴である。
特にS A Sは10=・100人の大きなマイクロク
リスタル構造の格子歪を有する非単結晶半導体であり、
その製造には500K!+z〜3GHzの誘導エネルギ
を使っても温度が300゜Cまでで充分であり、加えて
その電子・ホールの拡散長がアモルファス珪素の100
・〜105倍も大きいという物性的特性を有している。
かかる非単結晶半導体を基板上に積層する構造により、
ICFを設けたこと、加えてここを電流がたて方向に流
れるためチャネル長が0。1〜1μのマイクロチャネル
型ICFを高精度のフメ・トリソグラフィー技術を用い
ずに作ることができることがきわめて大きな特徴である
さらに本発明においてICFとしての特性はSΔSの特
性にかんがみ、そのスレッシュホールド電圧(VTM)
は例えばドーブをイオン注入法で行なうのではなく、S
2に添加する不純物の添加量と加える高周波パワー・ζ
こより制御する点も特徴で々)る。
そのため耐圧20〜30V、VT11=−4〜4■を±
0.2■の範囲で制御できた。
さらに周波数特性は非単結晶半導体を用いたのにもかか
わらず、これまでの単結晶型の絶縁ゲイト型半導体装置
の175〜1/50を得ることができた。その理由はチ
ャネル長が0.1〜1μのマイクロチャネルのためであ
る。
また逆方向リークではあるが、第2図に示すようなS1
とS2との間に窒化珪素を10−40人の厚さに挿入す
ることによりこのN”−P接合またはP”−N接合のJ
J−クは逆方向にIOVを加えてもiQmA以下であっ
た。これは単結晶の逆方向リークに匹敵する好まt7い
ものであった。
またS1に例えば酸素を10−30モル%添加すると、
第3図に示した構造においては同様に逆方向にリークが
少なく、無添加の場合に比べて1/i0−1710倍ち
り・−クが少なかった。このリークが少ないことが第1
図のマ!−リックス構造を実施する時きわめて有効であ
ることは当然である。
さらにこの逆方向リークはごの積層型の31、S2、S
3をともにアモルファス珪素の半導体のみで作った場合
、逆方向バイアスをIOV加えると1mA以上あったが
、これをSASとすると5〜50nAにまで下がった。
それは31,S3のPまたはN型の半導体におけるB,
Pの不純物が置換型に配位し、そのイオン化率が単結晶
と同じく4N以上となったことおよびその活性化エネル
ギもアモルファスの場合の0.2〜0。3eVより0.
005〜0.OO1eVと小さくなったことにある。
このため一度配位した不純物が積層中にアウトディフユ
ージョンせず結果として接合がきれいにできたことによ
る。
すなわち本発明は積層型ICFであること、そこに非単
結晶半導体を用いたこと、特にSASを用いたこと、さ
らにS1とS2の間の接合を明確にするためS1に酸素
または窒素を同時に添加し主にエネルギバンド巾として
逆耐圧を上げたこと、または絶縁または半絶縁膜を介在
させたSIS接合としたことを特徴としている。
さらにかかる積層型のIGFのため従来のように高精度
のフォトリソグラフィー技術を用いることなく、基板特
に絶縁基板上に複数個のIGF、抵抗キャパシタを作る
ことが可能になった。そして液晶表示ディスプレーにま
で発展させることが可能となった。
本発明における半導体は珪素、絶縁体は酸化珪素または
窒化珪素を用いた。しかし半導体としてゲルマニューム
、InP..BP,GaAs等を用いてもよい。また非
単結晶半導体ではなく単結晶半導体を、またSASでは
なくその結晶粒径の大きな多結晶半導体であってもよい
ことはいうまでもない。
【図面の簡単な説明】
第1図は本発明による絶縁ゲイI・型半導体装置、イン
バータ抵抗、キャパシタまたは絶縁デイト型半導体装置
とキャパシタとを絵素としたマトリックス構造の等個回
路を示す。 第2図、第3図は本発明の積層型絶縁ゲイト型半導体装
置の工程を示すたて断面図である。

Claims (1)

    【特許請求の範囲】
  1. 絶縁ゲイト型電界効果半導体装置上に、上部が平坦化さ
    れた絶縁膜が設けられ、さらに該絶縁膜上には液晶表示
    装置が設けられたことを特徴とする液晶電気光学装置。
JP1326551A 1989-12-15 1989-12-15 液晶電気光学装置 Pending JPH02230130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1326551A JPH02230130A (ja) 1989-12-15 1989-12-15 液晶電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1326551A JPH02230130A (ja) 1989-12-15 1989-12-15 液晶電気光学装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP56001768A Division JPS57115856A (en) 1981-01-09 1981-01-09 Compound semiconductor device

Publications (1)

Publication Number Publication Date
JPH02230130A true JPH02230130A (ja) 1990-09-12

Family

ID=18189091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1326551A Pending JPH02230130A (ja) 1989-12-15 1989-12-15 液晶電気光学装置

Country Status (1)

Country Link
JP (1) JPH02230130A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04190329A (ja) * 1990-11-26 1992-07-08 Semiconductor Energy Lab Co Ltd 表示装置
JPH04264528A (ja) * 1991-02-20 1992-09-21 Sharp Corp 単純マトリクス液晶表示装置
JPH0627484A (ja) * 1991-03-15 1994-02-04 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
US6369788B1 (en) 1990-11-26 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
US6893906B2 (en) 1990-11-26 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503780A (ja) * 1973-05-15 1975-01-16
JPS5186980A (ja) * 1975-01-29 1976-07-30 Nippon Electric Co
JPS53141588A (en) * 1977-05-16 1978-12-09 Nec Corp Field effect transistor
JPS54152894A (en) * 1978-05-23 1979-12-01 Seiko Epson Corp Liquid crystal display unit
JPS55518A (en) * 1978-06-14 1980-01-05 Suwa Seikosha Kk Liquid crystal display unit
JPS559517A (en) * 1978-07-05 1980-01-23 Suwa Seikosha Kk Liquid crystal display
JPS561085A (en) * 1979-06-18 1981-01-08 Suwa Seikosha Kk Liquid crystal display device
JPS56153322A (en) * 1980-04-28 1981-11-27 Seiko Epson Corp Reflection type liquid-crystal display device using semiconductor substrate
JPS5971081A (ja) * 1982-10-18 1984-04-21 株式会社東芝 液晶表示装置及びその製造方法
JPS6366428A (ja) * 1986-09-09 1988-03-25 Toshiba Corp 応力拡大係数測定用ゲ−ジ、応力拡大係数測定方法およびき裂部材の余寿命監視装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503780A (ja) * 1973-05-15 1975-01-16
JPS5186980A (ja) * 1975-01-29 1976-07-30 Nippon Electric Co
JPS53141588A (en) * 1977-05-16 1978-12-09 Nec Corp Field effect transistor
JPS54152894A (en) * 1978-05-23 1979-12-01 Seiko Epson Corp Liquid crystal display unit
JPS55518A (en) * 1978-06-14 1980-01-05 Suwa Seikosha Kk Liquid crystal display unit
JPS559517A (en) * 1978-07-05 1980-01-23 Suwa Seikosha Kk Liquid crystal display
JPS561085A (en) * 1979-06-18 1981-01-08 Suwa Seikosha Kk Liquid crystal display device
JPS56153322A (en) * 1980-04-28 1981-11-27 Seiko Epson Corp Reflection type liquid-crystal display device using semiconductor substrate
JPS5971081A (ja) * 1982-10-18 1984-04-21 株式会社東芝 液晶表示装置及びその製造方法
JPS6366428A (ja) * 1986-09-09 1988-03-25 Toshiba Corp 応力拡大係数測定用ゲ−ジ、応力拡大係数測定方法およびき裂部材の余寿命監視装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462515B2 (en) 1990-11-13 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
JPH04190329A (ja) * 1990-11-26 1992-07-08 Semiconductor Energy Lab Co Ltd 表示装置
US6369788B1 (en) 1990-11-26 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US6893906B2 (en) 1990-11-26 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
JPH04264528A (ja) * 1991-02-20 1992-09-21 Sharp Corp 単純マトリクス液晶表示装置
JPH0627484A (ja) * 1991-03-15 1994-02-04 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
US6236064B1 (en) 1991-03-15 2001-05-22 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors

Similar Documents

Publication Publication Date Title
CN1917220B (zh) 制造半导体器件的方法
JPH02210330A (ja) 液晶電気光学装置
JPH02230130A (ja) 液晶電気光学装置
JPH02217826A (ja) 液晶電気光学装置
JPH05142571A (ja) 液晶表示装置
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JPS6366428B2 (ja)
JP2690067B2 (ja) アクティブマトリクス基板
JPS5871663A (ja) 半導体装置
JPS5874067A (ja) 半導体装置
JP2816421B2 (ja) 液晶電気光学装置
JP2588382B2 (ja) 絶縁ゲイト型半導体装置
JP2862737B2 (ja) 薄膜トランジスタ及びその製造方法
JPS5874080A (ja) 半導体装置
JPH05257163A (ja) 複合半導体装置
JPS60124963A (ja) 絶縁ゲイト型半導体装置
JP2593641B2 (ja) 絶縁ゲート型電界効果半導体装置
JPS5871664A (ja) 半導体装置
JPS5846668A (ja) 半導体装置
JPH06204480A (ja) 半導体装置
JPS60177381A (ja) 固体表示装置の作製方法
JP2593640B2 (ja) 絶縁ゲート型電界効果半導体装置
JPS6076170A (ja) 絶縁ゲイト型半導体装置作製方法
JPS6076167A (ja) 絶縁ゲイト型半導体装置
JPS6076169A (ja) 絶縁ゲイト型半導体装置