JPH02210330A - 液晶電気光学装置 - Google Patents
液晶電気光学装置Info
- Publication number
- JPH02210330A JPH02210330A JP1326552A JP32655289A JPH02210330A JP H02210330 A JPH02210330 A JP H02210330A JP 1326552 A JP1326552 A JP 1326552A JP 32655289 A JP32655289 A JP 32655289A JP H02210330 A JPH02210330 A JP H02210330A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode
- substrate
- liquid crystal
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は基板上にたてチャネル型の積層型の絶縁ゲイト
型半導体装置を設けた液晶電気光学装置に関する。
型半導体装置を設けた液晶電気光学装置に関する。
さらに本発明は基板上の積層型の絶縁ゲイト型電界効果
半導体装置のソースまたはドレインに連結してキャパシ
タを有せしめた複合半導体装置を設けた液晶電気光学装
置に関する。
半導体装置のソースまたはドレインに連結してキャパシ
タを有せしめた複合半導体装置を設けた液晶電気光学装
置に関する。
本発明はかかる複合半導体装置をマトリックス構造に基
板上に設け、液晶表示型のデイスプレィ装置を設けるこ
とを特徴としている。
板上に設け、液晶表示型のデイスプレィ装置を設けるこ
とを特徴としている。
本発明は表面型の固体表示装置を設ける場合、平行なガ
ラス板内に電極を設けてこの電極間に液晶を注入した液
晶表示装置が知られている。しかしこの場合この表示部
の絵素数は20〜200までが限界であり、それ以上と
する場合はこの表示部より外にとり出す端子が絵素の数
だけ必要となってしまうため全く実用に供することがで
きなかった。
ラス板内に電極を設けてこの電極間に液晶を注入した液
晶表示装置が知られている。しかしこの場合この表示部
の絵素数は20〜200までが限界であり、それ以上と
する場合はこの表示部より外にとり出す端子が絵素の数
だけ必要となってしまうため全く実用に供することがで
きなかった。
このためこの表示部を複数の絵素とし、それをマトリッ
クス構成させ、任意の絵素を制御してオンまたはオフ状
態にするにはその絵素に対応した電界効果半導体装置(
ICFという)を必要としていた。そしてこのICFに
制御信号を与えてそれに対応した絵素をオンまたはオフ
させたものである。
クス構成させ、任意の絵素を制御してオンまたはオフ状
態にするにはその絵素に対応した電界効果半導体装置(
ICFという)を必要としていた。そしてこのICFに
制御信号を与えてそれに対応した絵素をオンまたはオフ
させたものである。
この液晶表示部はその等価回路としてキャパシタ(以下
Cという)にて示すことができる。このためIGFとC
とを例えば2×2のマトリックス構成(40)せしめた
ものを第1図に示す。
Cという)にて示すことができる。このためIGFとC
とを例えば2×2のマトリックス構成(40)せしめた
ものを第1図に示す。
第1図においてマトリックス(40)はひとつのICF
(10)とひとつのC(31)によりひとつの絵素を
構成させている。これを行に<51)、 (51’)と
ビット線に連結し、他方ゲイトを連結して列(41)
、 (41″)を設けたものである。
(10)とひとつのC(31)によりひとつの絵素を
構成させている。これを行に<51)、 (51’)と
ビット線に連結し、他方ゲイトを連結して列(41)
、 (41″)を設けたものである。
すると、例えば(51)、 (41)を”1”とし、(
51’)、 (41″)を”O′とすると(1,1)番
地のみを選択してオンとし、電気的にC(31)として
等制約に示される液晶表示を選択的にオン状態にするこ
とができる。
51’)、 (41″)を”O′とすると(1,1)番
地のみを選択してオンとし、電気的にC(31)として
等制約に示される液晶表示を選択的にオン状態にするこ
とができる。
本発明は同一基板上にデコーダ、ドライバーを構成せし
めるため、他の絶縁ゲイト型半導体装置(50)および
他のインバータ(60)、抵抗(70)を同一基板上に
設けることを目的としている。
めるため、他の絶縁ゲイト型半導体装置(50)および
他のインバータ(60)、抵抗(70)を同一基板上に
設けることを目的としている。
かくすることにより本発明をその設計仕様に基づいて組
合わせることによりブラウン管に代わる平面テレビ用の
固体表示装置を作ることができた。
合わせることによりブラウン管に代わる平面テレビ用の
固体表示装置を作ることができた。
さらにカリキュレータ用の表示装置は10”〜lO″ケ
の絵素を累いればよく、TV用には10’〜lO5個例
えば25 X 10’個の絵素を同一基板に設け、かつ
その周辺に必要なデコーダおよびドライバーを同時に形
成させたIGF、インバータ、抵抗を用いて作ればよい
ことがわかる。
の絵素を累いればよく、TV用には10’〜lO5個例
えば25 X 10’個の絵素を同一基板に設け、かつ
その周辺に必要なデコーダおよびドライバーを同時に形
成させたIGF、インバータ、抵抗を用いて作ればよい
ことがわかる。
本発明にかかるシステムを作るために必要な積層型のI
CFおよびそれに液晶表示部を連結させた絵素に関する
ものである。
CFおよびそれに液晶表示部を連結させた絵素に関する
ものである。
第2図は本発明の積層型IGFのたでの断面図およびそ
の製造工程を示したものである。
の製造工程を示したものである。
図面において絶縁基板例えばガラスまたはアルミナ基板
上にP゛またはN゛型の導電型を有する第1の半導体(
2)(以下単にSlという)トンネル電流を流しうる厚
さの絶縁または半絶縁膜(3)第2の真性またはNまた
はP型の半導体(4)(以下単にS2という)、第1の
半導体と同一導電型を有する第3の半導体(5)(以下
単にS3という)を積層して設けた。
上にP゛またはN゛型の導電型を有する第1の半導体(
2)(以下単にSlという)トンネル電流を流しうる厚
さの絶縁または半絶縁膜(3)第2の真性またはNまた
はP型の半導体(4)(以下単にS2という)、第1の
半導体と同一導電型を有する第3の半導体(5)(以下
単にS3という)を積層して設けた。
この半導体は基板上にシランのグロー放電法を利用して
室温〜500°Cの温度にて設けたもので、非晶質(ア
モルファス)または半非晶質(セミアモルファス)構造
の珪素半導体を用いている。本発明においてはセミアモ
ルファス半導体(以下SAsという)を中心として示す
。このSASに関して本発明人の発明になる特許側例え
ば特願昭55−143885 (55,10,15出願
)(セミアモルファス半導体)、特願昭55−1227
86 (55,9,4出願)(半導体装置)、特願昭5
5−026388 (55,3,3出願)(セミアモル
ファス半導体)にその詳細な実施例が示されている。
室温〜500°Cの温度にて設けたもので、非晶質(ア
モルファス)または半非晶質(セミアモルファス)構造
の珪素半導体を用いている。本発明においてはセミアモ
ルファス半導体(以下SAsという)を中心として示す
。このSASに関して本発明人の発明になる特許側例え
ば特願昭55−143885 (55,10,15出願
)(セミアモルファス半導体)、特願昭55−1227
86 (55,9,4出願)(半導体装置)、特願昭5
5−026388 (55,3,3出願)(セミアモル
ファス半導体)にその詳細な実施例が示されている。
さらに第2図においてフォトリソグラフィー技術により
S3を選択的に除去し、さらにこの83・をマスクとし
てS2を除去した。このフォトエツチングの終点をみる
ため絶縁または半絶縁膜(以下単に絶縁膜という) (
13)は窒化珪素をして設けた。
S3を選択的に除去し、さらにこの83・をマスクとし
てS2を除去した。このフォトエツチングの終点をみる
ため絶縁または半絶縁膜(以下単に絶縁膜という) (
13)は窒化珪素をして設けた。
さらにその厚さは5〜30人のうすさであり、第1の半
導体をプラズマ照射にされたアンモニア雰囲気にさらす
ことにより成就した。次にこの絶縁膜(13)を化学的
に除去した後第2図(B)を得た。
導体をプラズマ照射にされたアンモニア雰囲気にさらす
ことにより成就した。次にこの絶縁膜(13)を化学的
に除去した後第2図(B)を得た。
このS3の上にこの後に形成された絶縁膜をさらに厚く
作るため、あらかじめLPCVD法(減圧気相法)によ
り0.3〜1μの厚さに酸化珪素膜を形成しておいても
よい。またこの33上にMO2Wを0.2〜0,5μさ
らにその上にSiO□を0.3〜1μとさせてS3の導
電率を向上させることはマトリックス化に有効であった
。
作るため、あらかじめLPCVD法(減圧気相法)によ
り0.3〜1μの厚さに酸化珪素膜を形成しておいても
よい。またこの33上にMO2Wを0.2〜0,5μさ
らにその上にSiO□を0.3〜1μとさせてS3の導
電率を向上させることはマトリックス化に有効であった
。
また第2図(B)において側面は基板(1)表面上に垂
直に形成してもよいが、台形上にテーバエッチをしてさ
らに積層されるゲイト電極の段差部での段切を除去する
ことは効果的であった。
直に形成してもよいが、台形上にテーバエッチをしてさ
らに積層されるゲイト電極の段差部での段切を除去する
ことは効果的であった。
さらに第2図(C)に示される如く、フォトリソグラフ
ィー技術によりSlを任意の所定形状を形成した。図面
ではこのため(11)にて基板表面が露光させた。
ィー技術によりSlを任意の所定形状を形成した。図面
ではこのため(11)にて基板表面が露光させた。
さらにこの後このSl、S2、S3の表面全体に絶縁膜
(6)を形成した。この絶縁膜は13.56MHz〜2
.45GHzの周波数の電磁エネルギにより活性化して
酸素または酸素と水素との混合気体雰囲気に100〜7
00℃に浸して酸化して形成した。
(6)を形成した。この絶縁膜は13.56MHz〜2
.45GHzの周波数の電磁エネルギにより活性化して
酸素または酸素と水素との混合気体雰囲気に100〜7
00℃に浸して酸化して形成した。
さらにLPCVD法により窒化珪素またはリンガラスを
形成させた多層構造としてもよい。
形成させた多層構造としてもよい。
すると32 (14)の側周辺にはゲイト絶縁物(16
)としてこの絶縁物(16)が形成され、Sl、S3の
表面はアイソレイション用被膜として形成させることが
できた。
)としてこの絶縁物(16)が形成され、Sl、S3の
表面はアイソレイション用被膜として形成させることが
できた。
さらに(D)に示される如く、第3のフォトリソグラフ
ィー技術によりS 1 (12)に対し電極穴(8)を
33 (15)に対し電極穴(7)を形成しゲイト電極
に連結する金属または半導体層を再度積層した。
ィー技術によりS 1 (12)に対し電極穴(8)を
33 (15)に対し電極穴(7)を形成しゲイト電極
に連結する金属または半導体層を再度積層した。
次に第4のフォトリソグラフィー技術によりこの膜を選
択的にエツチングして、ゲイト電極(17)をゲイト絶
縁物(16) 、 (16°)と2方向に設けて作り、
同時に31 (12)、S 3 (15)より電極穴を
介して他部のIGF、キャパシタ、抵抗へ基板表面また
は絶縁物(6)上に密接して配線させた。
択的にエツチングして、ゲイト電極(17)をゲイト絶
縁物(16) 、 (16°)と2方向に設けて作り、
同時に31 (12)、S 3 (15)より電極穴を
介して他部のIGF、キャパシタ、抵抗へ基板表面また
は絶縁物(6)上に密接して配線させた。
第2図(D)のたて断面図のA−A’を横方向よりみる
と第2図(E) として示すことができる。番号はそれ
ぞれ対応させている。
と第2図(E) として示すことができる。番号はそれ
ぞれ対応させている。
本発明の半導体は主としてSASを用い、その中の不対
結合手の中和用に水素を用いており、かつ基板と半導体
、電極リードが異種材料であり、それらの熱膨張による
ストレスを少なくするため、すべての処理を300〜6
00°C以下好ましくは300°C以下でするとよかっ
た。
結合手の中和用に水素を用いており、かつ基板と半導体
、電極リードが異種材料であり、それらの熱膨張による
ストレスを少なくするため、すべての処理を300〜6
00°C以下好ましくは300°C以下でするとよかっ
た。
またゲイト電極(17)を81、S3と同一導電型の半
導体およびそれにMo等の金属を二重構造とした多層配
線構造でもよい。
導体およびそれにMo等の金属を二重構造とした多層配
線構造でもよい。
かくしてソースまたはドレインを31 (12)、チャ
ネル形成領域(9L(9’)を有するS 2 (14)
、ドレインまたはソースを33 (15)により形成せ
しめ、チャネル形成領域側面にはゲイト絶縁物(16)
、 (16°)その外側面にゲイト電極(17)を設
けた積層型の■GF旦辺涜作ることができた。
ネル形成領域(9L(9’)を有するS 2 (14)
、ドレインまたはソースを33 (15)により形成せ
しめ、チャネル形成領域側面にはゲイト絶縁物(16)
、 (16°)その外側面にゲイト電極(17)を設
けた積層型の■GF旦辺涜作ることができた。
この発明においてチャネル長S 2 (14)の厚さで
決められ、ここでは0.05〜0.5μとした。それは
SASの移動度が単結晶とは異なりその175〜1/1
00シかないため、チャネル長を短くしてICFとして
の特性を助長させることにある。
決められ、ここでは0.05〜0.5μとした。それは
SASの移動度が単結晶とは異なりその175〜1/1
00シかないため、チャネル長を短くしてICFとして
の特性を助長させることにある。
SASは電子のバルク移動度が100〜500cm”V
/Sと173〜1/10であるのに対し、ホールのそれ
は5〜100cm”V/Sと115〜1/100である
。しかしそれにアモルファス珪素が電子0.1 =10
cm”ν/S、ホールは0.01cm”V/S以下に比
べて10〜103倍も長いことを考えると、本発明の半
導体装置にマイクロクリスタル構造を有するSASを用
いたことはきわめて重要なことである。
/Sと173〜1/10であるのに対し、ホールのそれ
は5〜100cm”V/Sと115〜1/100である
。しかしそれにアモルファス珪素が電子0.1 =10
cm”ν/S、ホールは0.01cm”V/S以下に比
べて10〜103倍も長いことを考えると、本発明の半
導体装置にマイクロクリスタル構造を有するSASを用
いたことはきわめて重要なことである。
さらに本発明のICFにおいて、電子移動度がホールに
比べて単結晶の3倍よりも大きく5〜100倍もあるた
めNチャネル型とするのがきわめて好ましかった。
比べて単結晶の3倍よりも大きく5〜100倍もあるた
めNチャネル型とするのがきわめて好ましかった。
そのためS2には不純物を表面部に添加しない真性半導
体はN−型であるためこれをP型として用いた。
体はN−型であるためこれをP型として用いた。
第3図は他の本発明のIGFのたて断面図およびその製
造工程を示したものである。
造工程を示したものである。
第3図(八)において基板(1)上にSASの珪素膜を
31 (2)として形成させた。さらにフォトリソグラ
フィー技術により選択エツチングを行ない、基板(1)
の一部(11)を露呈させた。
31 (2)として形成させた。さらにフォトリソグラ
フィー技術により選択エツチングを行ない、基板(1)
の一部(11)を露呈させた。
次にこのSASを結晶化するための光(レーザ)アニー
ル、熱アニールまたはこれらを併用してこのSASを単
結晶または多結晶構造に変成させた。加熱温度は基板材
料での熱ストレスを防ぐため、700℃以下にさせた。
ル、熱アニールまたはこれらを併用してこのSASを単
結晶または多結晶構造に変成させた。加熱温度は基板材
料での熱ストレスを防ぐため、700℃以下にさせた。
このS 1 (2)は基本的にはS2、S3とエツチン
グレートが変わればよい。このためSlはPまたはN型
の酸素または窒素が添加されてSto、−X(0,5<
x<2) 、S 1sNs−X(1<x<4)の化学量
論を有する真性または半絶縁性を有する半導体であって
もよい。
グレートが変わればよい。このためSlはPまたはN型
の酸素または窒素が添加されてSto、−X(0,5<
x<2) 、S 1sNs−X(1<x<4)の化学量
論を有する真性または半絶縁性を有する半導体であって
もよい。
第3図(B)に示す如く、この後この上面に82(4)
を真性、N−またはP型でさらにSlと同一の導電型に
33 (5)をPまたはN型に積層して同一反応炉によ
り形成せしめた。
を真性、N−またはP型でさらにSlと同一の導電型に
33 (5)をPまたはN型に積層して同一反応炉によ
り形成せしめた。
さらに第3図(C)に示す如く、このS 2 (4)、
53(5)を概略同一形状に選択的に他部を除去して形
成し、S 2 (14)、S 3 (15)をS 1
(12)上に設けた。
53(5)を概略同一形状に選択的に他部を除去して形
成し、S 2 (14)、S 3 (15)をS 1
(12)上に設けた。
この後このSl、S2、S3上表面を酸化して絶縁膜(
6)として設けた。この時S 2 (14)の側周辺は
ゲイト絶縁膜(16)として設けられ、他部はアイソレ
イシラン膜として設けた。
6)として設けた。この時S 2 (14)の側周辺は
ゲイト絶縁膜(16)として設けられ、他部はアイソレ
イシラン膜として設けた。
次に第3のフォトリソグラフィー技術を用いて電極穴ま
たはコンタクト部(7)、 (8)を用いてその全上表
面に半導体または導体の膜を設けた。この膜を第4のフ
ォトリソグラフィー技術により選択的に除去してS 1
(12)にはその他部への連続電極リード(22)を
、S 3 (15)にはコンタクト(7)を介して同様
の電極、リードを設け、またS 2 (14)の側周辺
のチャネル形成領域(9) 、 (9”)の側面のゲイ
ト電極(16)、 (16’)上にはゲイト電極(17
)を構成した。
たはコンタクト部(7)、 (8)を用いてその全上表
面に半導体または導体の膜を設けた。この膜を第4のフ
ォトリソグラフィー技術により選択的に除去してS 1
(12)にはその他部への連続電極リード(22)を
、S 3 (15)にはコンタクト(7)を介して同様
の電極、リードを設け、またS 2 (14)の側周辺
のチャネル形成領域(9) 、 (9”)の側面のゲイ
ト電極(16)、 (16’)上にはゲイト電極(17
)を構成した。
このようにしてソースまたはドレインをS 1 (12
)によりチャネル形成領域(9) 、 (9”)を32
(14)により、ドレインまたはソースを33 (1
5)により構成せしめた。ゲイトはゲイト絶縁物(16
) 、 (16’)とゲイト電極(17)よりなってい
る。このようにしてゲイト電極を”1″、ソースまたは
ドレインを”1”とすると、チャネル形成領域を電流が
流れオン状態を、またそれぞれが一方または双方が”O
mならばオフ状態を作ることができた。
)によりチャネル形成領域(9) 、 (9”)を32
(14)により、ドレインまたはソースを33 (1
5)により構成せしめた。ゲイトはゲイト絶縁物(16
) 、 (16’)とゲイト電極(17)よりなってい
る。このようにしてゲイト電極を”1″、ソースまたは
ドレインを”1”とすると、チャネル形成領域を電流が
流れオン状態を、またそれぞれが一方または双方が”O
mならばオフ状態を作ることができた。
”1”はNチャネル型IGFでは正の0.5〜IOVの
電流を、0″はO■またはスレッシュホルド電圧以下の
電流を意味する。
電流を、0″はO■またはスレッシュホルド電圧以下の
電流を意味する。
Pチャネル型のICFはその電極の極性を変えればよい
、これらの論理系は第1図、第2図においてもまた以下
の第3図または本発明の実施例においても同様である。
、これらの論理系は第1図、第2図においてもまた以下
の第3図または本発明の実施例においても同様である。
また第1図の抵抗(70)は第2図(D) 、 (E)
および第3図(D)においてゲイトに加える電圧に無関
係に32のバルク成分の抵抗率で決められる。すなわち
ゲイト電極を設けない状態で31、S2、S3を積層す
ればよい。またこの抵抗値はS2の抵抗率とその厚さ、
基板上にしめる面積で設計仕様に従って決めればよい。
および第3図(D)においてゲイトに加える電圧に無関
係に32のバルク成分の抵抗率で決められる。すなわち
ゲイト電極を設けない状態で31、S2、S3を積層す
ればよい。またこの抵抗値はS2の抵抗率とその厚さ、
基板上にしめる面積で設計仕様に従って決めればよい。
第1図のインバータ(60)においてドライバー(61
)は第2図、第3図(ロ)とし、さらにそのロード(6
4)はS 3 (15)、S 1 (12)の一方とゲ
イト電極(17)との連結させるエンヘンスメント型ま
たはデイプレッション型のICFとした。
)は第2図、第3図(ロ)とし、さらにそのロード(6
4)はS 3 (15)、S 1 (12)の一方とゲ
イト電極(17)との連結させるエンヘンスメント型ま
たはデイプレッション型のICFとした。
さらにこのインバータ(60)の出力は(62)よりな
り、この基板上に離間して2つのICFを積層して複合
化すればよく、入力部はゲイト電極(17)に対応して
設ければよい。
り、この基板上に離間して2つのICFを積層して複合
化すればよく、入力部はゲイト電極(17)に対応して
設ければよい。
第4図(A)は他の本発明のたて断面図を示したもので
ある。すなわち基板(1)に31 (12)、52(1
4)、S 3 (15)およびゲイト部がゲイト絶縁物
(16)、ゲイト電極(17)によりなっているI G
F (10)と、S 1 (12)でかつ電気系に連
結した他部はキャパシタの一方の電極(22)を有し、
かつこの他部は液晶表示の一方の電極(32)をも構成
させている。すなわちSlはふたつのキャパシタの一方
の電極となっている。そしてそのひとつのキャパシタは
蓄積容量を大きくとり液晶表示の表示時間を長くするた
めに用いられている。
ある。すなわち基板(1)に31 (12)、52(1
4)、S 3 (15)およびゲイト部がゲイト絶縁物
(16)、ゲイト電極(17)によりなっているI G
F (10)と、S 1 (12)でかつ電気系に連
結した他部はキャパシタの一方の電極(22)を有し、
かつこの他部は液晶表示の一方の電極(32)をも構成
させている。すなわちSlはふたつのキャパシタの一方
の電極となっている。そしてそのひとつのキャパシタは
蓄積容量を大きくとり液晶表示の表示時間を長くするた
めに用いられている。
すなわち第1図において特定のICFがオン状態となる
時間が10〜100n秒であっても、液晶パネルとキャ
パシタが並列に接続されているため液晶表示はその表示
が1〜1000m秒も有するいわゆる残光特性をもたし
めることができた。このため蓄積(ストーレイジ キャ
パシタ)が大きいと例えばTVのブラウン管に対応する
平面パネルでの表示があざやかになり、かつ絵素の数が
104〜105ケになり、それらをデジタル的にスキャ
ンしていても他の絵素に0″、′ドを表示しつづけるこ
とが可能になる。この蓄積容量の有効性は絵素の数が1
0ケ以上になった際見ている人に目のつかれを覚えさせ
ないために有効である。
時間が10〜100n秒であっても、液晶パネルとキャ
パシタが並列に接続されているため液晶表示はその表示
が1〜1000m秒も有するいわゆる残光特性をもたし
めることができた。このため蓄積(ストーレイジ キャ
パシタ)が大きいと例えばTVのブラウン管に対応する
平面パネルでの表示があざやかになり、かつ絵素の数が
104〜105ケになり、それらをデジタル的にスキャ
ンしていても他の絵素に0″、′ドを表示しつづけるこ
とが可能になる。この蓄積容量の有効性は絵素の数が1
0ケ以上になった際見ている人に目のつかれを覚えさせ
ないために有効である。
またこの蓄積容量のキャパシタはゲイト絶縁物(16)
と同一材料としたことにより、同一バッジ式に何らかの
新たな工程を必要とせず作ることができた。しかしこの
容量を小面積で増加するため、酸化珪素ではなく窒化珪
素、酸化タンタルその他強誘電体を用いてもよい。
と同一材料としたことにより、同一バッジ式に何らかの
新たな工程を必要とせず作ることができた。しかしこの
容量を小面積で増加するため、酸化珪素ではなく窒化珪
素、酸化タンタルその他強誘電体を用いてもよい。
本発明におけるS 1 (12)に電気的に接続されて
いる他の電極(32)は電極穴(25)を介して設けら
れている。これらIGFll上にポリイミドまたはPT
Q等の眉間絶縁物を1〜3μの厚さに設け、それを選択
的にフォトリソグラフィー技術により設ければよい。こ
の電極(32)がひとつの絵素の大きさを決定する。カ
リキュリータ等においては0゜1〜5IIIIllφま
たはく形を有している。しかし第1図の如き走査型の方
式において、1〜50μ口をマトリックス状として50
0 X 500とした。液晶表示部(31)はこの基板
上に半導体装置電極を設けた一方の極と他方をITO等
の透明電極(27)を有するガラス板(28)とを1〜
20μmの間げきを有せしめて対応させそこに例えばネ
マチック型の液晶(26)を注入して設けた。
いる他の電極(32)は電極穴(25)を介して設けら
れている。これらIGFll上にポリイミドまたはPT
Q等の眉間絶縁物を1〜3μの厚さに設け、それを選択
的にフォトリソグラフィー技術により設ければよい。こ
の電極(32)がひとつの絵素の大きさを決定する。カ
リキュリータ等においては0゜1〜5IIIIllφま
たはく形を有している。しかし第1図の如き走査型の方
式において、1〜50μ口をマトリックス状として50
0 X 500とした。液晶表示部(31)はこの基板
上に半導体装置電極を設けた一方の極と他方をITO等
の透明電極(27)を有するガラス板(28)とを1〜
20μmの間げきを有せしめて対応させそこに例えばネ
マチック型の液晶(26)を注入して設けた。
またデイスプレーをカラー表示してもよい。さらに例え
ばこれらの絵素が三重に重ね合わされてもよい。そして
赤緑青の3つの要素を交互に配列せしめればよい。
ばこれらの絵素が三重に重ね合わされてもよい。そして
赤緑青の3つの要素を交互に配列せしめればよい。
第4図(A)が蓄積キャパシタと液晶キャパシタで等価
回路にて示される液晶とを並列に連結して設けたのに対
し、第4図(B)は直列に設けたものである。
回路にて示される液晶とを並列に連結して設けたのに対
し、第4図(B)は直列に設けたものである。
すなわちS 1 (12)に電気的に連結した一方の電
極(22)上に誘電膜(23)、他方の電極(24)、
さらにこの電極(24)に連結した第2の液晶キャパシ
タ(31)の一方の電極(32)が開口(25)を介し
て連結しており、この電極(32)に対応して透明電極
による対抗電極(27)が液晶(26)の誘電体をはさ
んで設けられている。
極(22)上に誘電膜(23)、他方の電極(24)、
さらにこの電極(24)に連結した第2の液晶キャパシ
タ(31)の一方の電極(32)が開口(25)を介し
て連結しており、この電極(32)に対応して透明電極
による対抗電極(27)が液晶(26)の誘電体をはさ
んで設けられている。
第4図(A) (B)で明らかな如く、本発明は基板(
1)上に複数のIGFキャパシタ、抵抗または同時にサ
ンドウィッチ構造として液晶表示の平面パネルを設けた
ことを特徴としている。
1)上に複数のIGFキャパシタ、抵抗または同時にサ
ンドウィッチ構造として液晶表示の平面パネルを設けた
ことを特徴としている。
さらに図面より明らかな如(、上方よりの光照射に対し
て、I G F (10)に光が照射して”0”状態の
時リークしてしまうことを防止するためこれを上方より
おおい、絵素の一方の電極(32)を設けていることを
他の特徴としている。
て、I G F (10)に光が照射して”0”状態の
時リークしてしまうことを防止するためこれを上方より
おおい、絵素の一方の電極(32)を設けていることを
他の特徴としている。
加えて従来と異なり、絶縁基板上に完全に他の絵素とア
イソレイトしてICFを積層型に設けていることはきわ
めて大きな特徴であり、特にこの全行程を600°C以
下特に300°C以下の温度で作ることが可能であるこ
とは、このパネルが大面積としても熱歪の影響を受けに
くいという大きな特徴を有している。
イソレイトしてICFを積層型に設けていることはきわ
めて大きな特徴であり、特にこの全行程を600°C以
下特に300°C以下の温度で作ることが可能であるこ
とは、このパネルが大面積としても熱歪の影響を受けに
くいという大きな特徴を有している。
加えて本発明に用いた半導体は非単結晶構造を中心とし
ており、特にSASというアモルファスと単結晶との中
間構造であって、かつ600°Cまでの熱エネルギに対
して安定なことは本発明の他の特徴である。
ており、特にSASというアモルファスと単結晶との中
間構造であって、かつ600°Cまでの熱エネルギに対
して安定なことは本発明の他の特徴である。
特にSASは10〜100人の大きなマイクロクリスタ
ル構造の格子歪を有する非単結晶半導体であり、その製
造には500KHz〜3GHzの誘導エネルギを使って
も温度が300″Cまでで充分であり、加えてその電子
・ホールの拡散長がアモルファス珪素の100〜10’
倍も大きいという物性的特性を有している。かかる非単
結晶半導体を基板上に積層する構造により、IGFを設
けたこと、加えてここを電流がたて方向に流れるためチ
ャネル長が0.1〜1μのマイクロチャネル型IGFを
高精度のフォトリソグラフィー技術を用いずに作ること
ができることがきわめて大きな特徴である。
ル構造の格子歪を有する非単結晶半導体であり、その製
造には500KHz〜3GHzの誘導エネルギを使って
も温度が300″Cまでで充分であり、加えてその電子
・ホールの拡散長がアモルファス珪素の100〜10’
倍も大きいという物性的特性を有している。かかる非単
結晶半導体を基板上に積層する構造により、IGFを設
けたこと、加えてここを電流がたて方向に流れるためチ
ャネル長が0.1〜1μのマイクロチャネル型IGFを
高精度のフォトリソグラフィー技術を用いずに作ること
ができることがきわめて大きな特徴である。
さらに本発明においてIGFとしての特性はSASの特
性にかんがみ、そのスレッシュホールド電圧(Vll)
は例えばドープをイオン注入法で行なうのではなく、S
2に添加する不純物の添加量と加える高周波パワーによ
り制御する点も特徴である。
性にかんがみ、そのスレッシュホールド電圧(Vll)
は例えばドープをイオン注入法で行なうのではなく、S
2に添加する不純物の添加量と加える高周波パワーによ
り制御する点も特徴である。
ソノタメ耐圧20〜30■、V r14=−4〜4 V
を+Q。
を+Q。
2vの範囲で制御できた。さらに周波数特性がチャネル
長が0.1〜1μのマイクロチャネルのため、これまで
の単結晶型の絶縁ゲイト型半導体装置の115〜115
0を非単結晶半導体を用いたのにもかかわらず得ること
ができた。
長が0.1〜1μのマイクロチャネルのため、これまで
の単結晶型の絶縁ゲイト型半導体装置の115〜115
0を非単結晶半導体を用いたのにもかかわらず得ること
ができた。
また逆方向リークではあるが、第1図に示すようなSl
と32との間に窒化珪素を10〜40人の厚さに挿入す
ることによりこのN”−P接合またはP”−N接合のリ
ークは逆方向にIOVを加えてもLOmA以下であった
。これは単結晶の逆方向リークに匹敵する好ましいもの
であった。
と32との間に窒化珪素を10〜40人の厚さに挿入す
ることによりこのN”−P接合またはP”−N接合のリ
ークは逆方向にIOVを加えてもLOmA以下であった
。これは単結晶の逆方向リークに匹敵する好ましいもの
であった。
また31に例えば酸素を10〜30モル%添加すると、
第3図に示した構造においては同様に逆方向にリークが
少なく、無添加の場合に比べて1/10〜1ノ10倍も
リークが少なかった。このリークが少ないことが第1図
のマトリックス構造を実施する時きわめて有効であるこ
とは当然である。
第3図に示した構造においては同様に逆方向にリークが
少なく、無添加の場合に比べて1/10〜1ノ10倍も
リークが少なかった。このリークが少ないことが第1図
のマトリックス構造を実施する時きわめて有効であるこ
とは当然である。
さらにこの逆方向リークはこの積層型の81、S2、S
3をともにアモルファス珪素の半導体のみで作った場合
、逆方向バイアスをIOV加えると1mA以上あったが
、これをSASとすると5〜50nAにまで下がった。
3をともにアモルファス珪素の半導体のみで作った場合
、逆方向バイアスをIOV加えると1mA以上あったが
、これをSASとすると5〜50nAにまで下がった。
それはSl、S3のPまたはN型の半導体におけるBS
Pの不純物が置換型に配位し、そのイオン化率が単結晶
と同じく4N以上となったことおよびその活性化エネル
ギもアモルファスの場合の0.2〜0.3eVより0.
005〜0.001eVと小さくなったことにある。
Pの不純物が置換型に配位し、そのイオン化率が単結晶
と同じく4N以上となったことおよびその活性化エネル
ギもアモルファスの場合の0.2〜0.3eVより0.
005〜0.001eVと小さくなったことにある。
このため−度配位した不純物が積層中にアウトデイフュ
ージョンせず結果として接合がきれいにできたことによ
企。
ージョンせず結果として接合がきれいにできたことによ
企。
すなわち本発明は積層型ICFであること、そこに非単
結晶半導体を用いたこと、特にSASを用いたこと、さ
らにSlと82の間の接合を明確にするためSlに酸化
窒素を同時に添加し主にエネルギバンド巾として逆耐圧
を上げたこと、または絶縁または半絶縁膜を介在させた
SIS接合としたことを特徴としている。
結晶半導体を用いたこと、特にSASを用いたこと、さ
らにSlと82の間の接合を明確にするためSlに酸化
窒素を同時に添加し主にエネルギバンド巾として逆耐圧
を上げたこと、または絶縁または半絶縁膜を介在させた
SIS接合としたことを特徴としている。
さらにかかる積層型のIGFのため従来のように高精度
のフォトリソグラフィー技術を用いることなく、基板特
に絶縁基板上に複数個のICF、抵抗、キャパシタを作
ることが可能になった。そして液晶表示デイスプレーに
まで発展させることが可能となった。
のフォトリソグラフィー技術を用いることなく、基板特
に絶縁基板上に複数個のICF、抵抗、キャパシタを作
ることが可能になった。そして液晶表示デイスプレーに
まで発展させることが可能となった。
本発明における半導体は珪素、絶縁体は酸化珪素または
窒化珪素を用いた。しかし半導体としてゲルマニューム
、InP、BP、GaAs等を用いてもよい。また非単
結晶半導体ではなく単結晶半導体を、またSASではな
くその結晶粒径の大きな多結晶半導体であってもよいこ
とはいうまでもない。
窒化珪素を用いた。しかし半導体としてゲルマニューム
、InP、BP、GaAs等を用いてもよい。また非単
結晶半導体ではなく単結晶半導体を、またSASではな
くその結晶粒径の大きな多結晶半導体であってもよいこ
とはいうまでもない。
第1図は本発明による液晶電気光学装置に用いる絶縁ゲ
イト型半導体装置、インバータ抵抗、キャパシタまたは
絶縁ゲイト型半導体装置とキャパシタとを絵素としたマ
トリックス構造の等価回路を示す。 第2図、第3図は本発明による液晶電気光学装置に用い
る積層型絶縁ゲイト型半導体装置の工程を示すたて断面
図である。 第4図は本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまたは液晶とを一体化した平面デイスプレーを示
す複合半導体のたて断面図である。
イト型半導体装置、インバータ抵抗、キャパシタまたは
絶縁ゲイト型半導体装置とキャパシタとを絵素としたマ
トリックス構造の等価回路を示す。 第2図、第3図は本発明による液晶電気光学装置に用い
る積層型絶縁ゲイト型半導体装置の工程を示すたて断面
図である。 第4図は本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまたは液晶とを一体化した平面デイスプレーを示
す複合半導体のたて断面図である。
Claims (1)
- 【特許請求の範囲】 1、絶縁ゲイト型電界効果半導体装置に対して液晶表示
装置と電荷蓄積用キャパシタとが並列に接続された構造
であって、前記絶縁ゲイト型電界効果半導体装置上に前
記液晶表示装置の一方の電極が設けられたことを特徴と
する液晶電気光学装置。 2、特許請求の範囲第1項において、液晶表示装置の一
方の電極は、絶縁ゲイト型電界効果半導体装置へ光が照
射されないように設けられたことを特徴とする液晶電気
光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326552A JPH02210330A (ja) | 1981-01-09 | 1989-12-15 | 液晶電気光学装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56001768A JPS57115856A (en) | 1981-01-09 | 1981-01-09 | Compound semiconductor device |
| JP1326552A JPH02210330A (ja) | 1981-01-09 | 1989-12-15 | 液晶電気光学装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56001768A Division JPS57115856A (en) | 1981-01-09 | 1981-01-09 | Compound semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5678492A Division JP2816421B2 (ja) | 1992-02-07 | 1992-02-07 | 液晶電気光学装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02210330A true JPH02210330A (ja) | 1990-08-21 |
Family
ID=26335050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1326552A Pending JPH02210330A (ja) | 1981-01-09 | 1989-12-15 | 液晶電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02210330A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04190330A (ja) * | 1990-11-26 | 1992-07-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JPH04220627A (ja) * | 1990-12-20 | 1992-08-11 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JPH04242725A (ja) * | 1990-12-25 | 1992-08-31 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US5899547A (en) * | 1990-11-26 | 1999-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US5933205A (en) * | 1991-03-26 | 1999-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6195139B1 (en) | 1992-03-04 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6242758B1 (en) | 1994-12-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing resinous material, method of fabricating the same and electrooptical device |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6977392B2 (en) | 1991-08-23 | 2005-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US7067844B2 (en) | 1990-11-20 | 2006-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7420628B1 (en) | 1991-02-16 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of making an active-type LCD with digitally graded display |
| US7554616B1 (en) | 1992-04-28 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US7576360B2 (en) | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559517A (en) * | 1978-07-05 | 1980-01-23 | Suwa Seikosha Kk | Liquid crystal display |
| JPS561085A (en) * | 1979-06-18 | 1981-01-08 | Suwa Seikosha Kk | Liquid crystal display device |
-
1989
- 1989-12-15 JP JP1326552A patent/JPH02210330A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559517A (en) * | 1978-07-05 | 1980-01-23 | Suwa Seikosha Kk | Liquid crystal display |
| JPS561085A (en) * | 1979-06-18 | 1981-01-08 | Suwa Seikosha Kk | Liquid crystal display device |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7067844B2 (en) | 1990-11-20 | 2006-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JPH04190330A (ja) * | 1990-11-26 | 1992-07-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US5899547A (en) * | 1990-11-26 | 1999-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US5905555A (en) * | 1990-11-26 | 1999-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type electro-optical device having leveling film |
| US5946059A (en) * | 1990-11-26 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7423290B2 (en) | 1990-11-26 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| JPH04220627A (ja) * | 1990-12-20 | 1992-08-11 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| US7576360B2 (en) | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| JPH04242725A (ja) * | 1990-12-25 | 1992-08-31 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US7420628B1 (en) | 1991-02-16 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of making an active-type LCD with digitally graded display |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| US5933205A (en) * | 1991-03-26 | 1999-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US7489367B1 (en) | 1991-03-26 | 2009-02-10 | Semiconductor Energy Laboratory, Co., Ltd. | Electro-optical device and method for driving the same |
| US5963278A (en) * | 1991-03-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6977392B2 (en) | 1991-08-23 | 2005-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US6195139B1 (en) | 1992-03-04 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US7123320B2 (en) | 1992-03-04 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6618105B2 (en) | 1992-03-04 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US8035773B2 (en) | 1992-03-04 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US7554616B1 (en) | 1992-04-28 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7564512B2 (en) | 1993-12-03 | 2009-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US6429053B1 (en) | 1994-12-27 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device method of fabricating same, and, electrooptical device |
| US7462519B2 (en) | 1994-12-27 | 2008-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method of fabricating same, and, electrooptical device |
| US7468526B2 (en) | 1994-12-27 | 2008-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method of fabricating same, and electrooptical device |
| US6242758B1 (en) | 1994-12-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing resinous material, method of fabricating the same and electrooptical device |
| US7504660B2 (en) | 1994-12-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method of fabricating same, and, electrooptical device |
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02210330A (ja) | 液晶電気光学装置 | |
| JPS62291063A (ja) | 薄膜トランジスタ | |
| JP2564501B2 (ja) | 半導体装置 | |
| JPH02230130A (ja) | 液晶電気光学装置 | |
| JP3522433B2 (ja) | 薄膜半導体装置 | |
| JPS6366428B2 (ja) | ||
| JPH02217826A (ja) | 液晶電気光学装置 | |
| JP2616755B2 (ja) | 半導体装置 | |
| JP2564502B2 (ja) | 半導体装置 | |
| JP2816421B2 (ja) | 液晶電気光学装置 | |
| JP2588382B2 (ja) | 絶縁ゲイト型半導体装置 | |
| US6437402B1 (en) | Power MOS transistor | |
| JPH05257163A (ja) | 複合半導体装置 | |
| JP2593641B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPS60124963A (ja) | 絶縁ゲイト型半導体装置 | |
| JP2593640B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPS6076170A (ja) | 絶縁ゲイト型半導体装置作製方法 | |
| JPH06204480A (ja) | 半導体装置 | |
| JPS6076167A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS5871664A (ja) | 半導体装置 | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JPS60177381A (ja) | 固体表示装置の作製方法 | |
| JPS6076169A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS6092656A (ja) | 絶縁ゲイト型半導体装置 | |
| CN1318907C (zh) | 具有多层硅结构的显示器 |