JPS607686A - 磁気バブルメモリ装置 - Google Patents
磁気バブルメモリ装置Info
- Publication number
- JPS607686A JPS607686A JP58114176A JP11417683A JPS607686A JP S607686 A JPS607686 A JP S607686A JP 58114176 A JP58114176 A JP 58114176A JP 11417683 A JP11417683 A JP 11417683A JP S607686 A JPS607686 A JP S607686A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- magnetic
- bubble memory
- main body
- bubble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は磁気バブルメモリ装置（以下単に「）々プルメ
モリｊとも略記）に関し、特にそれの２臂ツケージ構造
に関するものである。
モリｊとも略記）に関し、特にそれの２臂ツケージ構造
に関するものである。
技術の背景
バブルメモリは現在既にメジャ／マイナループ構成を用
いた記憶容量が１Ｍｂｉｔのものが開発されているが、
更に４Ｍｂｉｔ以上の高記憶容量のバブルメモリの開発
が要求されている。このような高記憶容量を達成する方
法として、既存の１Ｍｂｉｔバブルメモリと同じ回路構
成でもってバブル径に’Ａにし、情報格納用ループ（マ
イナループ）１個あたシの記憶容量を２倍（ビットピッ
チＶ２）にして月一つ情報格納用ループの数ケ２倍にす
る方法が考えられる。しかしこの方法は、バブル転送路
の形成に高精度の微細リソグラフィ技術が要求でれ、ま
たアクセス時間が２倍になるという問題がある。
いた記憶容量が１Ｍｂｉｔのものが開発されているが、
更に４Ｍｂｉｔ以上の高記憶容量のバブルメモリの開発
が要求されている。このような高記憶容量を達成する方
法として、既存の１Ｍｂｉｔバブルメモリと同じ回路構
成でもってバブル径に’Ａにし、情報格納用ループ（マ
イナループ）１個あたシの記憶容量を２倍（ビットピッ
チＶ２）にして月一つ情報格納用ループの数ケ２倍にす
る方法が考えられる。しかしこの方法は、バブル転送路
の形成に高精度の微細リソグラフィ技術が要求でれ、ま
たアクセス時間が２倍になるという問題がある。
一方、システムの点からは既存のＩＭｂｉｔバブルメモ
リとの互換性も要求される。
リとの互換性も要求される。
以上の点から、現在、４Ｍｂｉｔバブルメモリとしては
既存のＩＭｂｔｔバブルメモリチップを４個並設したも
のを晃サイズに縮小した構成が最適と考えられている。
既存のＩＭｂｔｔバブルメモリチップを４個並設したも
のを晃サイズに縮小した構成が最適と考えられている。
しかしながらこの構成では外部接続用端子の数がＩＭｂ
ｉｔバブルメモリに比べて単純には４倍、端子の一部ケ
共通にしても２倍以上に増加するという問題が生じる。
ｉｔバブルメモリに比べて単純には４倍、端子の一部ケ
共通にしても２倍以上に増加するという問題が生じる。
しかるに従来のバブルメモリの・クツケージ構造では後
述する如くかかる多数の端子を処理することができず、
その対策が要望されている。
述する如くかかる多数の端子を処理することができず、
その対策が要望されている。
従来技術と問題点
従来のパズルメモリのパッケージ構造につき図面を参照
して説明する。第１図及び第２図は従来のＩ Ｍｂｉｔ
バブルメモリの一例の斜視外観図及び分解図である。図
中、符号１はメモリ本体を示し、符号２はメモリ本体の
磁気シールド用のケースを示す。第２図を参照するに、
バブルメモリチップ３はセラミック基板４に搭載され、
更に面内回転駆界発生用の互に直焚する２つのコイル５
，６が基板４に組み付けられてチップ／コイル組立体７
が作られる。この組立体７が外部接続用端子８を設けた
樹脂モールドラ１／−ム９に実装され、東に上下からキ
ーノ′１′−１０，１１及びノ々イアス磁界発生用の永
久磁石１２．１３が組み付けられてメモリ本体１が組み
立てられる。一方、磁気シールドケース２は磁性材料（
例えばパーマロイ）から成る両端が開放した筒形の形状
であシ、メモリ本体１に矢印Ａ方向から嵌着される。
して説明する。第１図及び第２図は従来のＩ Ｍｂｉｔ
バブルメモリの一例の斜視外観図及び分解図である。図
中、符号１はメモリ本体を示し、符号２はメモリ本体の
磁気シールド用のケースを示す。第２図を参照するに、
バブルメモリチップ３はセラミック基板４に搭載され、
更に面内回転駆界発生用の互に直焚する２つのコイル５
，６が基板４に組み付けられてチップ／コイル組立体７
が作られる。この組立体７が外部接続用端子８を設けた
樹脂モールドラ１／−ム９に実装され、東に上下からキ
ーノ′１′−１０，１１及びノ々イアス磁界発生用の永
久磁石１２．１３が組み付けられてメモリ本体１が組み
立てられる。一方、磁気シールドケース２は磁性材料（
例えばパーマロイ）から成る両端が開放した筒形の形状
であシ、メモリ本体１に矢印Ａ方向から嵌着される。
しかるに、このような従来の磁気シールドケース構造で
は端子８をフレーム９の相対する２辺側にしか設けるこ
とができないため、前述のように多数の端子を必要とす
る４ Ｍｂｉｔパズルメモリには適用できない。
は端子８をフレーム９の相対する２辺側にしか設けるこ
とができないため、前述のように多数の端子を必要とす
る４ Ｍｂｉｔパズルメモリには適用できない。
発明の目的
本発明は、上記実情に鑑み、従来に比べ１かなシ多数の
端子を設けることのできるような磁気バブルメモリ装置
のパッケージ構造を提供することを目的とするものであ
る。
端子を設けることのできるような磁気バブルメモリ装置
のパッケージ構造を提供することを目的とするものであ
る。
発明の構成
本発明による磁気バブルメモリ装置は、パズルメモリチ
ップを磁界発生用のコイル及び永久礎石ならびに外部接
続用端子と共に組み立てて成るメモリ本体にそれの上下
面にてそれぞれ磁力シールド板を被せ、両シールド板を
メモリ本体の隅角部のみにて接続固定して、メモリ本体
の３つ以上の側辺から外部接続用端子を引き出し可能に
構成したものである。
ップを磁界発生用のコイル及び永久礎石ならびに外部接
続用端子と共に組み立てて成るメモリ本体にそれの上下
面にてそれぞれ磁力シールド板を被せ、両シールド板を
メモリ本体の隅角部のみにて接続固定して、メモリ本体
の３つ以上の側辺から外部接続用端子を引き出し可能に
構成したものである。
発明の実施例
以下、本発明の実施例につき図面を参照して詳細に説明
する。
する。
第３図及び第４図は本発明による４Ｍｂｉｔバブルメモ
リの一実施例の斜視外観図及び一部分解図でおる。図中
、符号２１はメモリ本体全示し、符号２２は磁気シール
ドケースを示す。メモリ本体２１は基本的には第２図に
示す従来の１Ｍｂｉｔパズルメモリのメモリ本体ｌと同
様にバブルメモリチップ及び駆動磁界発生用コイルをセ
ラミック基ｔｌｅに組み付けたチップ／コイル組立体を
樹脂モールドフレームに組み付ケ、これに更にキーパ−
及びバイアス磁界発生用永久砒石葡組み付けて構成され
たものであるが、後述するようにチップ／コイル組立体
の構造及び外＋４１９嬬子の配置構成が相違している。
リの一実施例の斜視外観図及び一部分解図でおる。図中
、符号２１はメモリ本体全示し、符号２２は磁気シール
ドケースを示す。メモリ本体２１は基本的には第２図に
示す従来の１Ｍｂｉｔパズルメモリのメモリ本体ｌと同
様にバブルメモリチップ及び駆動磁界発生用コイルをセ
ラミック基ｔｌｅに組み付けたチップ／コイル組立体を
樹脂モールドフレームに組み付ケ、これに更にキーパ−
及びバイアス磁界発生用永久砒石葡組み付けて構成され
たものであるが、後述するようにチップ／コイル組立体
の構造及び外＋４１９嬬子の配置構成が相違している。
磁気シールドケース２２は特に第４図に明示するように
上下１対の磁気シールド板２２Ａ及び２２Ｂから成って
いる。各シールド板２２Ａ、２２Ｂは基本的にはメモリ
本体２１とほぼ同じサイズのものであるが、それぞれ４
隅に突片２２ ａ、 ２２ ｂを有する。シールド板２
２Ａ、２２１３Ｕそれぞれメモリ本Ｖ＋２１の上面及び
下面に被せられ、そして４隅の突片２２ａ 、２２ｂ全
折シ重ねて１剰することによυ互いに磁気的Ｃ゛ヒ俵続
芒れ且つ構造的にも固定保持され、磁気シールドケース
２２が構成される。尚、４隅のシールド仮突片２２ａ、
２２ｂの接合だけでシールドケース２２の良好な耐外部
磁界特性が得られることにり、験的に災証された。
上下１対の磁気シールド板２２Ａ及び２２Ｂから成って
いる。各シールド板２２Ａ、２２Ｂは基本的にはメモリ
本体２１とほぼ同じサイズのものであるが、それぞれ４
隅に突片２２ ａ、 ２２ ｂを有する。シールド板２
２Ａ、２２１３Ｕそれぞれメモリ本Ｖ＋２１の上面及び
下面に被せられ、そして４隅の突片２２ａ 、２２ｂ全
折シ重ねて１剰することによυ互いに磁気的Ｃ゛ヒ俵続
芒れ且つ構造的にも固定保持され、磁気シールドケース
２２が構成される。尚、４隅のシールド仮突片２２ａ、
２２ｂの接合だけでシールドケース２２の良好な耐外部
磁界特性が得られることにり、験的に災証された。
但し、７一ルド板突片２２Ａ 、２２ｂの曲げ加工に伴
う特性劣化を防止するため、曲げＪ成形後に２００℃程
度で熱処理するのが有効である。
う特性劣化を防止するため、曲げＪ成形後に２００℃程
度で熱処理するのが有効である。
かかる磁気／−ルドケース構成によｒｌ−に、１′−！
、（示の如くメモリ本体の４方の側辺が開ｈＶされ、こ
）１゜ら開側辺部から外部接にノし相端子２８ケ引き出
すことが可能となり、第１図及び第２図に示ター従米の
ノ々ツケージ構造に比べて約２倍の本数の端子忙殺は得
る。
、（示の如くメモリ本体の４方の側辺が開ｈＶされ、こ
）１゜ら開側辺部から外部接にノし相端子２８ケ引き出
すことが可能となり、第１図及び第２図に示ター従米の
ノ々ツケージ構造に比べて約２倍の本数の端子忙殺は得
る。
尚、上記のようにメモリ本体２１の４万の側辺から端子
２８を引き出すためには、コイル／チ。
２８を引き出すためには、コイル／チ。
ノ組立体を第５図に示す如き構造とすれば良い。
即ち、セラミック基板２４に図示の如く４つの突片２４
ａ 、２４ｂ 、２４ｃ 、２４ｄを有する形状とし、
これにバブルメモリチッｆ２３及び駆動磁界発生用コイ
ル２５．２６を実装し、基板突片２４ａ、２４ｂ、２４
ｃ 、２４ｄにおいて節子２８との電気的接続をとるよ
うにする。
ａ 、２４ｂ 、２４ｃ 、２４ｄを有する形状とし、
これにバブルメモリチッｆ２３及び駆動磁界発生用コイ
ル２５．２６を実装し、基板突片２４ａ、２４ｂ、２４
ｃ 、２４ｄにおいて節子２８との電気的接続をとるよ
うにする。
発明の効果
以上のように本発明のパッケージ構造によれば、磁気シ
ールドケースの簡単な構造改良によりメモリ本体から多
数の外部接続端子を引き出すことが可能であシ、従って
冒頭に記述したような構成の４Ｍｂｉｔバブルメモリの
実現に寄与し得る。
ールドケースの簡単な構造改良によりメモリ本体から多
数の外部接続端子を引き出すことが可能であシ、従って
冒頭に記述したような構成の４Ｍｂｉｔバブルメモリの
実現に寄与し得る。
第１図及び第２図は従来のＩ Ｍｂｉｔバブルメモリの
一例の斜視外観図及び分解図、第３図、第４図及び第５
図は本発明による４ Ｍｂｉｔバブルメモリの一笑施例
の斜視外観図、一部分解図、及びチップ／コイル組立体
の分解図である。 ２１・・・メモリ本体、２２・・・磁気シールドケース
、２２Ａ、２２Ｂ・、磁気シールド板、２２ａ、２２ｂ
・・・シールド也突片、２３・・・磁気パズルメモリチ
ッグ、２４・・・セラミック基板、２５．２６・・・１
ｎ１内回転駆動磁界発生用コイル、２８・・・外部接ト
ノ°シ用端子。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第１図 第４図 第５図
一例の斜視外観図及び分解図、第３図、第４図及び第５
図は本発明による４ Ｍｂｉｔバブルメモリの一笑施例
の斜視外観図、一部分解図、及びチップ／コイル組立体
の分解図である。 ２１・・・メモリ本体、２２・・・磁気シールドケース
、２２Ａ、２２Ｂ・、磁気シールド板、２２ａ、２２ｂ
・・・シールド也突片、２３・・・磁気パズルメモリチ
ッグ、２４・・・セラミック基板、２５．２６・・・１
ｎ１内回転駆動磁界発生用コイル、２８・・・外部接ト
ノ°シ用端子。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第１図 第４図 第５図
Claims (1)
- １、パズルメモリチップを磁界発生用のコイル及び永久
磁石ならびに外部接続用端子と共に組み立てて成るメモ
リ本体にそれの上下面にてそれぞれ磁気シールド板を被
せ、両シールノ々板をメモリ本体の隅角部のみにて接続
固定して、メモリ本体の３つ以上の側辺から外部接続用
端子を引き出し可能に構成したことを特徴とする磁気ノ
々グルメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114176A JPS607686A (ja) | 1983-06-27 | 1983-06-27 | 磁気バブルメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114176A JPS607686A (ja) | 1983-06-27 | 1983-06-27 | 磁気バブルメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607686A true JPS607686A (ja) | 1985-01-16 |
Family
ID=14631077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58114176A Pending JPS607686A (ja) | 1983-06-27 | 1983-06-27 | 磁気バブルメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045995A (ja) * | 1983-08-22 | 1985-03-12 | Hitachi Ltd | 磁気バブルメモリモジユ−ルおよびその装置 |
-
1983
- 1983-06-27 JP JP58114176A patent/JPS607686A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045995A (ja) * | 1983-08-22 | 1985-03-12 | Hitachi Ltd | 磁気バブルメモリモジユ−ルおよびその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5947386B2 (ja) | 磁気バブル装置 | |
| JPS58178293U (ja) | コネクタ | |
| JPS6344398A (ja) | 磁気バブルメモリ装置 | |
| JPS6025114U (ja) | インダクタンス素子 | |
| JPH054302U (ja) | 磁気ヘツド装置 | |
| JPS6120290A (ja) | 磁気バブル素子 | |
| JPS6029115Y2 (ja) | 磁気バブルメモリパッケ−ジ | |
| JPH0544756B2 (ja) | ||
| JPS58177588A (ja) | カセツト形磁気バブルメモリ | |
| JPS61151819A (ja) | 薄膜磁気ヘツド | |
| JPS60145512A (ja) | 磁気ヘツド | |
| JPH0110737Y2 (ja) | ||
| JPS6125116Y2 (ja) | ||
| JPS5947286U (ja) | Ｄｃ／ｄｃコンバ−タ | |
| JPS58171785A (ja) | カセツト形磁気バブルメモリ | |
| JPS59136916A (ja) | 永久磁石の製造方法 | |
| Bonyhard | Novel memory based on use of magnetic wires with re-entrant hysteresis loops | |
| JPS6048835B2 (ja) | バブルメモリモジユ−ルの製造法 | |
| JPS60111405A (ja) | 変成器の巻枠構造 | |
| JPS60140588A (ja) | 磁気バブル装置 | |
| JPS6098595A (ja) | 磁気バブルメモリ装置 | |
| JPS5971189A (ja) | 磁気バブルメモリデバイス | |
| JPS6099507U (ja) | 電気回路用インダクタンス素子 | |
| JPS5948122U (ja) | ノイズフイルタ | |
| JPH02105313A (ja) | 磁気ヘッド |