JPS6077201A - プロセス制御装置 - Google Patents
プロセス制御装置Info
- Publication number
- JPS6077201A JPS6077201A JP58185675A JP18567583A JPS6077201A JP S6077201 A JPS6077201 A JP S6077201A JP 58185675 A JP58185675 A JP 58185675A JP 18567583 A JP18567583 A JP 18567583A JP S6077201 A JPS6077201 A JP S6077201A
- Authority
- JP
- Japan
- Prior art keywords
- control information
- main memory
- control device
- discrimination
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Safety Devices In Control Systems (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプラントを実時間制御する制御装置に関するも
のであり、制御装置の起動時に自動的に土メモリ中の制
御情報の正当性を判断し、正常時のみ制御を開始し、異
常時には制御をー°開始しないよＩｌ′ＩＶ＋入と）−
によｈ、プラントに悪影嚇を右りないようにしたもので
ある。
のであり、制御装置の起動時に自動的に土メモリ中の制
御情報の正当性を判断し、正常時のみ制御を開始し、異
常時には制御をー°開始しないよＩｌ′ＩＶ＋入と）−
によｈ、プラントに悪影嚇を右りないようにしたもので
ある。
第１図は、この種の制御装置の一般的な構成を示してお
り、図において１は制御演算処理を行なう演算処理装置
、２は制御情報を格納しておく曹換え可能な主メモリ、
３はプロセスとのインタフェースを行なうプロセス入出
力ユニソ］・、４はバスを示している。従来のこの種の
プロセス制御装置では、起動指令が与えられると、ただ
ちに主メモリ２に格納されている制御情報に基づき演算
処理装置１が制御演算処理を実行し、プロセス入出力ユ
ニット３を経由してプラントの実時間制御を開始する。
り、図において１は制御演算処理を行なう演算処理装置
、２は制御情報を格納しておく曹換え可能な主メモリ、
３はプロセスとのインタフェースを行なうプロセス入出
力ユニソ］・、４はバスを示している。従来のこの種の
プロセス制御装置では、起動指令が与えられると、ただ
ちに主メモリ２に格納されている制御情報に基づき演算
処理装置１が制御演算処理を実行し、プロセス入出力ユ
ニット３を経由してプラントの実時間制御を開始する。
従って、主メモリ２中の制御情報が揮発していたり、伺
らかの理由で破壊されていたり、保守点検時に誤って他
の制御装置の制御情報が格納されているメモリを実装さ
れたりした場合、その誤った制御情報に基づき制御を実
行してしまうため、プラントに重大な影響を与えてしま
うという欠点があった。
らかの理由で破壊されていたり、保守点検時に誤って他
の制御装置の制御情報が格納されているメモリを実装さ
れたりした場合、その誤った制御情報に基づき制御を実
行してしまうため、プラントに重大な影響を与えてしま
うという欠点があった。
本発明は、上記に鑑み、起動時に自動的に制御情報の正
当性をチェックし、良ければただちに制御の実行を開始
し、悪ければ制御を実行せずに待機することによシ、プ
ラントに悪影響を与えることのないようにしたプロセス
制御装置を提供することを目的とする。
当性をチェックし、良ければただちに制御の実行を開始
し、悪ければ制御を実行せずに待機することによシ、プ
ラントに悪影響を与えることのないようにしたプロセス
制御装置を提供することを目的とする。
本発明は、制御情報を格納させるためのローディング装
置等からの制御情報格納犀冬了コマンドを受信した時に
、その制御情報の正当性を保証するだめの判別コードを
主メモリ中の１箇所または複数箇所に設定しておき、制
御装置に起動がかかった時に、その判別コードを読込み
、その判別コードが異常かどうか判定することにより、
制御情報が正当であるか判断できるようにし、正当であ
る時にのみ制御を開始しプラントに悪影響を与えないよ
うにしたものである。
置等からの制御情報格納犀冬了コマンドを受信した時に
、その制御情報の正当性を保証するだめの判別コードを
主メモリ中の１箇所または複数箇所に設定しておき、制
御装置に起動がかかった時に、その判別コードを読込み
、その判別コードが異常かどうか判定することにより、
制御情報が正当であるか判断できるようにし、正当であ
る時にのみ制御を開始しプラントに悪影響を与えないよ
うにしたものである。
〔発明の実施例〕
第２図は本発明によるプロセス制御装置の実施例を示す
ものであり、第１図に示すように構成されるプロセス制
御装置１１はローディング装置４１２と結合されており
、さらに制御情報が異常であることを外部表示するため
のランプ１３が取付けられている。
ものであり、第１図に示すように構成されるプロセス制
御装置１１はローディング装置４１２と結合されており
、さらに制御情報が異常であることを外部表示するため
のランプ１３が取付けられている。
このような構成において、ローディング装置１２からプ
ロセス制御装置１１内の主メモリに制御情報をローディ
ングし、それが完了した時にローディング装置１２から
プロセス制御装置１１に制御情報格納終了コマンドを出
す。プロセス制御装置１１中の演算処理装置は、この格
納終了コマンドを受けると第３図のフローチャートに示
すように判別コー′ドを作成しくステップＳ１）、この
判別コードをプロセス制御装置１１中の王メモリの各バ
ウンダリ毎にセットする（ステップＳ２）。判別コード
がセットされた時の主メモリの構成図を第４図に示す。
ロセス制御装置１１内の主メモリに制御情報をローディ
ングし、それが完了した時にローディング装置１２から
プロセス制御装置１１に制御情報格納終了コマンドを出
す。プロセス制御装置１１中の演算処理装置は、この格
納終了コマンドを受けると第３図のフローチャートに示
すように判別コー′ドを作成しくステップＳ１）、この
判別コードをプロセス制御装置１１中の王メモリの各バ
ウンダリ毎にセットする（ステップＳ２）。判別コード
がセットされた時の主メモリの構成図を第４図に示す。
第４図に示すような主メモリの各バウンダリＭ１〜Ｍｎ
の例えば先頭領域に判別コード２１がセットされる。こ
の判別コード２１の実施例を第５図、第６図に示す。第
５図は判別コード２１として装置番号２２とａ数語から
なる定コード２３を用いた例であり、第６図は判別コー
ドとして装置番号２２と各バウンダリのサムチェックコ
ード２４の組合せを用いた例である。
の例えば先頭領域に判別コード２１がセットされる。こ
の判別コード２１の実施例を第５図、第６図に示す。第
５図は判別コード２１として装置番号２２とａ数語から
なる定コード２３を用いた例であり、第６図は判別コー
ドとして装置番号２２と各バウンダリのサムチェックコ
ード２４の組合せを用いた例である。
こうした状態でプロセス制御装置１１を運転していて、
点検保守または停電等の異常でプロセス制御装置が停止
した後に再び起動指令を与えた場合の演算処理装置１の
動作を第７図のフローチャートに示す。演算処理装置１
は第７図のフローチャートに示すように主メモリ２の各
バウンダリ毎に以前設定されである全判別コードを読み
込み（ステップＳ１）、判別コードが正常であるか判定
をする。（ステップ８２）ステップＳ２における判定の
結果、正常であれば制御情報が正当であると判断でき、
ただちに制御演算を開始する。異常であれば外部表示用
ランプ１３を点灯させ、制御情！ｉ＝１再格納を要求し
制御演算を実行せず待機するのでプラントに悪影響を与
えない。
点検保守または停電等の異常でプロセス制御装置が停止
した後に再び起動指令を与えた場合の演算処理装置１の
動作を第７図のフローチャートに示す。演算処理装置１
は第７図のフローチャートに示すように主メモリ２の各
バウンダリ毎に以前設定されである全判別コードを読み
込み（ステップＳ１）、判別コードが正常であるか判定
をする。（ステップ８２）ステップＳ２における判定の
結果、正常であれば制御情報が正当であると判断でき、
ただちに制御演算を開始する。異常であれば外部表示用
ランプ１３を点灯させ、制御情！ｉ＝１再格納を要求し
制御演算を実行せず待機するのでプラントに悪影響を与
えない。
ステップＳ２における判別の方法は、第５図の判別コー
ドの例で言えば装置番号２２が自分の番号であるかチェ
ックし、定コード２３が以前設定したものと一致するか
をチェックする。また第６図の判別コードの例で言えば
装置番号２２をチェックし、各バウンダリ毎にサムチェ
ックデータ２４を作成し直し以前設定されたものと一致
するかをチェックする。これによりＩＣメモリでしばし
ば発生するデータの揮発だけでなく、演算処理装置の暴
走によりデータが破壊された場合、または点検保守時に
誤って他制御装置のメモリが実装されてしまった場合も
判断することができる。
ドの例で言えば装置番号２２が自分の番号であるかチェ
ックし、定コード２３が以前設定したものと一致するか
をチェックする。また第６図の判別コードの例で言えば
装置番号２２をチェックし、各バウンダリ毎にサムチェ
ックデータ２４を作成し直し以前設定されたものと一致
するかをチェックする。これによりＩＣメモリでしばし
ば発生するデータの揮発だけでなく、演算処理装置の暴
走によりデータが破壊された場合、または点検保守時に
誤って他制御装置のメモリが実装されてしまった場合も
判断することができる。
本発明によれば、制御情報格納終了コマンド受信時に主
メモリ中に判別コードを自動作成し、制御装置起動時に
その判別コードを検証するようにしたので、制御情報の
正当性を判断することができるようになり、正常時のみ
制御を開始し、異常時は制御を行なわないようにでき、
プラントに重大な悪影響を与えることがなくなるという
効果が得られる。
メモリ中に判別コードを自動作成し、制御装置起動時に
その判別コードを検証するようにしたので、制御情報の
正当性を判断することができるようになり、正常時のみ
制御を開始し、異常時は制御を行なわないようにでき、
プラントに重大な悪影響を与えることがなくなるという
効果が得られる。
第１図は、制御装置の一般的な構成を示すブロツク図、
第２図は本発明によるプロセス制御装置の実施例を示す
ブロック図、第３図、第７図は本発明における演算処理
装置の動作を示すフローチャート、第４図は本発明にお
ける主メモリの構成図、第５図、第６図は本発明におい
て用いられる判別コードの構成図を示している。 １・・・演算処理装置、２・・・主メモリ、３・・・プ
ロセス入出カニニット、４・・・バス、１１ ・プロセ
ス制御装置、１２・・・ローティング装置、１３・・・
外部表示用ランプ、２１・・・判別コード、２２・・・
装置番号、２３・・・定コード、２４・・サムチェック
コード。 才［閃 ３ 才Ｚ 喝 才３凶 １′７（２） 才４Ｉ￥１ １闇 １４η
第２図は本発明によるプロセス制御装置の実施例を示す
ブロック図、第３図、第７図は本発明における演算処理
装置の動作を示すフローチャート、第４図は本発明にお
ける主メモリの構成図、第５図、第６図は本発明におい
て用いられる判別コードの構成図を示している。 １・・・演算処理装置、２・・・主メモリ、３・・・プ
ロセス入出カニニット、４・・・バス、１１ ・プロセ
ス制御装置、１２・・・ローティング装置、１３・・・
外部表示用ランプ、２１・・・判別コード、２２・・・
装置番号、２３・・・定コード、２４・・サムチェック
コード。 才［閃 ３ 才Ｚ 喝 才３凶 １′７（２） 才４Ｉ￥１ １闇 １４η
Claims (1)
- １）制御情報が格納されている主メモリと、制御情報に
従い制御演算処理を実行する演算処理装置とを有するプ
ロセス制御装置において、前記演算処理装置に制御情報
格納終了コマンド受信時に前記主メモリ中の１箇所また
は複数箇所に制御情報の正当性を判別するための判別コ
ードを自動作成する機能と、制御装置起動時に該判別コ
ードを読出しそれが破壊されていないことをもって制御
情報の正当性の判別を自動的に行なう機能とを設けたこ
とを特徴とするプロセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185675A JPS6077201A (ja) | 1983-10-04 | 1983-10-04 | プロセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185675A JPS6077201A (ja) | 1983-10-04 | 1983-10-04 | プロセス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6077201A true JPS6077201A (ja) | 1985-05-01 |
Family
ID=16174897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58185675A Pending JPS6077201A (ja) | 1983-10-04 | 1983-10-04 | プロセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6077201A (ja) |
-
1983
- 1983-10-04 JP JP58185675A patent/JPS6077201A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773073B2 (ja) | 電子制御装置の自己診断システム及びその診断方法 | |
| US6715106B1 (en) | Bios corruption detection system and method | |
| US4593391A (en) | Machine check processing system | |
| CN115756984A (zh) | 内存测试方法、装置、设备及存储介质 | |
| JPH0647997A (ja) | 印字装置 | |
| EP0247605B1 (en) | System management apparatus for a multiprocessor system | |
| JP2000194455A (ja) | デ―タ処理装置、そのデ―タ処理方法 | |
| JP3124278B2 (ja) | プログラムメモリのメモリセル内容の検査方法 | |
| JPS6077201A (ja) | プロセス制御装置 | |
| JPH03147086A (ja) | Ｉｃカード | |
| JP2598384Y2 (ja) | データ処理装置 | |
| JPS593524A (ja) | リセツト動作制御方式 | |
| JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
| KR100327402B1 (ko) | 마이크로 프로세서의 자기진단장치 및 방법 | |
| JPS644195B2 (ja) | ||
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JPH07271676A (ja) | メモリチップ挿入位置チェック装置 | |
| JPH0793505A (ja) | 計数積算装置 | |
| JP2978658B2 (ja) | プログラム開発支援装置 | |
| JPH0250226A (ja) | マイクロコンピュータ | |
| JPS62212736A (ja) | 保守プログラム監視方式 | |
| JPS5991508A (ja) | 複写機の異常検出方法 | |
| JP2727717B2 (ja) | プログラマブルコントローラシステム | |
| JPH10333992A (ja) | フラッシュメモリ書き込みデータ及びフラッシュメモリ搭載機器 | |
| JPS6220579B2 (ja) |