JPS607766A - 固体撮像素子の製法 - Google Patents
固体撮像素子の製法Info
- Publication number
- JPS607766A JPS607766A JP58115476A JP11547683A JPS607766A JP S607766 A JPS607766 A JP S607766A JP 58115476 A JP58115476 A JP 58115476A JP 11547683 A JP11547683 A JP 11547683A JP S607766 A JPS607766 A JP S607766A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- island region
- ion implantation
- domain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、固体撮像素子特にインターライン転送形ＣＯ
Ｄ固体撮像素子の製法に関する。
Ｄ固体撮像素子の製法に関する。
背景技術とその問題点
カラーカメラへの応用を目的とした固体撮像素子は実用
段階に入っており、活発な開発が行なわれている。固体
撮像素子を用いたカメラは、現在実用化されているチュ
ーブ方式のカメラと比較すると、解像度、感度等に問題
があり、特に特性的に改善すべき点とし”ζスミアの低
減化がある。即ら、インターライン転送形のＣＯＤ固体
撮像素子においては、第１図で示ずようにセンサ部（１
）から光（２）が入り、半導体基体（３）の深部で光電
変換された電荷（４）が垂直転送レジスタ部（５）の埋
込みチャンネル層（６）内に取り入れられた場合にスミ
アが発生ずる。尚、図中、（７）は５ｉ０２等の絶縁膜
、（８）は透明のセンサ電極、（９）は転送電極、αＯ
）はＡβ等による遮光層である。このスミアの低減化を
図る方法としては、第２図に示すように垂直転送レジス
タ部（５）の例えばＮ形の埋込チャンネル層（６）の下
部をＰ形の島領域（１１）で囲めスミア電荷（４）に対
する障壁を形成する方法がある。なお、半導体基体内に
再結合中心を為密度に形成して基体内でスミア電荷を除
去するイントリンスイソク・ゲッタ一方式、駆動回路を
改良して垂直転送レジスタ部内の電イトエをはき出して
しまう方式等も知られている。
段階に入っており、活発な開発が行なわれている。固体
撮像素子を用いたカメラは、現在実用化されているチュ
ーブ方式のカメラと比較すると、解像度、感度等に問題
があり、特に特性的に改善すべき点とし”ζスミアの低
減化がある。即ら、インターライン転送形のＣＯＤ固体
撮像素子においては、第１図で示ずようにセンサ部（１
）から光（２）が入り、半導体基体（３）の深部で光電
変換された電荷（４）が垂直転送レジスタ部（５）の埋
込みチャンネル層（６）内に取り入れられた場合にスミ
アが発生ずる。尚、図中、（７）は５ｉ０２等の絶縁膜
、（８）は透明のセンサ電極、（９）は転送電極、αＯ
）はＡβ等による遮光層である。このスミアの低減化を
図る方法としては、第２図に示すように垂直転送レジス
タ部（５）の例えばＮ形の埋込チャンネル層（６）の下
部をＰ形の島領域（１１）で囲めスミア電荷（４）に対
する障壁を形成する方法がある。なお、半導体基体内に
再結合中心を為密度に形成して基体内でスミア電荷を除
去するイントリンスイソク・ゲッタ一方式、駆動回路を
改良して垂直転送レジスタ部内の電イトエをはき出して
しまう方式等も知られている。
ところで、第２図の構成によるスミア低減化法では、セ
ンサ部（１）と垂直転送レジスタ部（５）の−トの島領
域（１１）の不純物濃度が同一であると、センザ部の下
部で生じた電荷が横方向に拡散し、スミーｒ成分が多く
なる。従って、センサ部下の島領域の不純物濃度を乗置
転送しジスク部下の島領域の不純物濃度より低くして障
壁を形成する必要がある。一方、例えばＰ形半導体基体
にＰ形島領域を形成した場合、スミア電荷に対して障壁
となるためにはＰ形島領域の不純物濃度は基体濃度より
高くしておく必要があり、少くとも数ｋＴ以上（Ｉｃは
ボルツマン定数、Ｔは絶対温度）の障壁が必要である。
ンサ部（１）と垂直転送レジスタ部（５）の−トの島領
域（１１）の不純物濃度が同一であると、センザ部の下
部で生じた電荷が横方向に拡散し、スミーｒ成分が多く
なる。従って、センサ部下の島領域の不純物濃度を乗置
転送しジスク部下の島領域の不純物濃度より低くして障
壁を形成する必要がある。一方、例えばＰ形半導体基体
にＰ形島領域を形成した場合、スミア電荷に対して障壁
となるためにはＰ形島領域の不純物濃度は基体濃度より
高くしておく必要があり、少くとも数ｋＴ以上（Ｉｃは
ボルツマン定数、Ｔは絶対温度）の障壁が必要である。
通常Ｐ形島領域を形成する方法としては、不純物濃度、
深さ制御の点からイオン注入法が用いられる。
深さ制御の点からイオン注入法が用いられる。
第３図はスミア低減化法として島領域を用いた従来のＣ
ＣＤ固体撮像素子の製法を示す。この例では、まず例え
ばＰ形のシリコン半導体基体（２１）の−主面上にイオ
ン注入用マスクとなる５ｉ０２等の酸に映（２２）を被
差形成し、（第１図Ａ参照）、この酸化膜（２２）の垂
直転送レジスタ部に対応する部分のみボ１−レジスト層
（２３）をマスクに選択的エツチングする（第３１ｇ１
Ｂ参！（りり。イオン注入条件としては島領域の深さを
大にすることが必要なので、注入エネルギーを３００Ｋ
ｅＶ以上にする必要がある。その為に酸化１１Ｑ（２２
）のみではイオン注入用マスクとして不十分なのでパタ
ーン形成したときのボトレジスｔ−１ｍ （２３）も残
す。次に、ボロンをイオン注入してＰ形の第１ Ａ！＋
領域（２４ａ）を形成する（第３図ｃ浴照）。ボロンを
３００１（ｅνでイオン注入する場合、Ｌ Ｓ Ｓ ）
：！４！論ではシリコン中のＲＰが１．０００２μｍ
、ΔＲｐ ＝０．１４３ μｍであり、５ｔ０２中でば
Ｒｐ ＝ ０．７５３６μｍ 、ΔＲｐ −０，０９０
２，ｕ ｍなので、イオン注入用マスクとしてＳ ｉ０
２のめたと最低１．０８μｍ以上の厚さが必要である。
ＣＤ固体撮像素子の製法を示す。この例では、まず例え
ばＰ形のシリコン半導体基体（２１）の−主面上にイオ
ン注入用マスクとなる５ｉ０２等の酸に映（２２）を被
差形成し、（第１図Ａ参照）、この酸化膜（２２）の垂
直転送レジスタ部に対応する部分のみボ１−レジスト層
（２３）をマスクに選択的エツチングする（第３１ｇ１
Ｂ参！（りり。イオン注入条件としては島領域の深さを
大にすることが必要なので、注入エネルギーを３００Ｋ
ｅＶ以上にする必要がある。その為に酸化１１Ｑ（２２
）のみではイオン注入用マスクとして不十分なのでパタ
ーン形成したときのボトレジスｔ−１ｍ （２３）も残
す。次に、ボロンをイオン注入してＰ形の第１ Ａ！＋
領域（２４ａ）を形成する（第３図ｃ浴照）。ボロンを
３００１（ｅνでイオン注入する場合、Ｌ Ｓ Ｓ ）
：！４！論ではシリコン中のＲＰが１．０００２μｍ
、ΔＲｐ ＝０．１４３ μｍであり、５ｔ０２中でば
Ｒｐ ＝ ０．７５３６μｍ 、ΔＲｐ −０，０９０
２，ｕ ｍなので、イオン注入用マスクとしてＳ ｉ０
２のめたと最低１．０８μｍ以上の厚さが必要である。
さらに、注入エネルギーを上げた場合には酸化膜（Ｓｉ
ｏ２）（２２）及びボｌ−レジスト層（２３）の２層層
でも不十分となる。酸化膜（２２）を厚くしていくとパ
ターン精度は落ぢる。次に、このイオン注入後にホトレ
ジスト層（２３）を剥離し、第１島領域（２４ａ）の深
さに応じて１１００”ｃ以上の温度で長時間の熱処理（
ドライブ・イン）を施ず（第３図り参照）。
ｏ２）（２２）及びボｌ−レジスト層（２３）の２層層
でも不十分となる。酸化膜（２２）を厚くしていくとパ
ターン精度は落ぢる。次に、このイオン注入後にホトレ
ジスト層（２３）を剥離し、第１島領域（２４ａ）の深
さに応じて１１００”ｃ以上の温度で長時間の熱処理（
ドライブ・イン）を施ず（第３図り参照）。
次に、基体全面ニＣＶ Ｄ Ｏ） ５ｔ０２１１央（２
５）を被着し、そのＳ ｉ０２膜（２５）のセンザ部及
び垂直転送レジスタ部を含む領域に対応する部分を選択
的にエツチング除去する（第３図Ｅ参照）。このときの
選択エツチングにおけるパターン精度はあまり要求され
ない。そして、ボロンをイオン注入してＰ形のｆ：Ａ２
島領域（２４ｂ）を形成し、熱処理（ドライブ・イン）
を施す（第３図Ｆ参照）。次で、第１島領域（２４ａ）
に対応する島領域（２４）内に垂直転送レジスタ部のＮ
−形埋込みチャンネル１ｍ（２６）を形成する（第３図
Ｇ参照）。なお、埋込めチャンネル層（２６）間の第２
島領域（２４ｂ）がセンサ部形成領域（２７）となる。
５）を被着し、そのＳ ｉ０２膜（２５）のセンザ部及
び垂直転送レジスタ部を含む領域に対応する部分を選択
的にエツチング除去する（第３図Ｅ参照）。このときの
選択エツチングにおけるパターン精度はあまり要求され
ない。そして、ボロンをイオン注入してＰ形のｆ：Ａ２
島領域（２４ｂ）を形成し、熱処理（ドライブ・イン）
を施す（第３図Ｆ参照）。次で、第１島領域（２４ａ）
に対応する島領域（２４）内に垂直転送レジスタ部のＮ
−形埋込みチャンネル１ｍ（２６）を形成する（第３図
Ｇ参照）。なお、埋込めチャンネル層（２６）間の第２
島領域（２４ｂ）がセンサ部形成領域（２７）となる。
これ以後の工程ば適音と同様に垂直転送レジスタ部上に
転送電極を形成し、或はセンサ電極を形成する等ＣＣＤ
固体撮像素子としての必要な工程が行われる。
転送電極を形成し、或はセンサ電極を形成する等ＣＣＤ
固体撮像素子としての必要な工程が行われる。
しかし乍ら、従来のかかる製法、特にＰ形島領域（２４
）の形成法においては、次のような問題点があった。す
なわち、第１島領域（２４ａ）の形成には高エネルギー
のイオン注入が必要であり、このためイオン注入用マス
クとし゛（厚い酸化膜が必要となり、パターン精度が」
二からない。特に高解像度の場合にはパターン’ｌ’！
＋１が３μｍμｍトートるので、高精度のパターン形成
が困ライｆとなる。また、１可エネルギーのイオン注入
を使用するとこれに耐えるイオン注入用マスクが得にく
い。すなわちエネルギーが７００ＫｅＶでは５ｉ０２０
） Ｒｐ ／’Ｊ＜ １．３μｍ テアリ、 １．９μ
ｍ以上の厚さが必要となり、Ｓ ｉｏ２膜とボトレジス
ト層の２層ではマスクとして難がしい。
）の形成法においては、次のような問題点があった。す
なわち、第１島領域（２４ａ）の形成には高エネルギー
のイオン注入が必要であり、このためイオン注入用マス
クとし゛（厚い酸化膜が必要となり、パターン精度が」
二からない。特に高解像度の場合にはパターン’ｌ’！
＋１が３μｍμｍトートるので、高精度のパターン形成
が困ライｆとなる。また、１可エネルギーのイオン注入
を使用するとこれに耐えるイオン注入用マスクが得にく
い。すなわちエネルギーが７００ＫｅＶでは５ｉ０２０
） Ｒｐ ／’Ｊ＜ １．３μｍ テアリ、 １．９μ
ｍ以上の厚さが必要となり、Ｓ ｉｏ２膜とボトレジス
ト層の２層ではマスクとして難がしい。
また、高エネルギーイオン注入を用いるので注入４ｔｌ
傷が大きくなり結晶欠陥が発生し、アニール処理でも十
分回復しなくなり、画像欠陥、暗電流の増加の原因とな
る。また、Ｐ形１すＪ領域を深く形成するために、イオ
ン注入後に商ｄｊｘ （１１００’ｃ以上）、長時間の
熱処理（ト′ライフ・イン）が必要となり、炉からの汚
染、シリコン基体への影響が無視できなくなる。同時に
、工程処理時間の増加はコス（・的に不利になる。さら
にパターン形成沃土の問題のみでなく島領域内の不純物
濃度プロファイルにも問題がある。特にボロンの場合、
注入エネルギ−が５００ＫｅＶ以下であると垂直転送レ
ジスタ部に対応するＰ形島領域の不純物濃度分布が基体
表面で直く基体内部に向かって低−トしていく分布とな
る（第５図の分布（ｎ）参照）。この状態のＰ形島領域
にＮ−形埋込みチャンネル層を形成すると、島領域の表
面濃度が高いために、Ｎ形不純物濃度も高くする必要が
あり、埋込みチャンネル層の形成条件が限定されること
になる。また埋込みチャンネル層のミニマム・ポテンシ
ャルの位置が表面側に動き、表面のトラップの影響を受
け易くなる。
傷が大きくなり結晶欠陥が発生し、アニール処理でも十
分回復しなくなり、画像欠陥、暗電流の増加の原因とな
る。また、Ｐ形１すＪ領域を深く形成するために、イオ
ン注入後に商ｄｊｘ （１１００’ｃ以上）、長時間の
熱処理（ト′ライフ・イン）が必要となり、炉からの汚
染、シリコン基体への影響が無視できなくなる。同時に
、工程処理時間の増加はコス（・的に不利になる。さら
にパターン形成沃土の問題のみでなく島領域内の不純物
濃度プロファイルにも問題がある。特にボロンの場合、
注入エネルギ−が５００ＫｅＶ以下であると垂直転送レ
ジスタ部に対応するＰ形島領域の不純物濃度分布が基体
表面で直く基体内部に向かって低−トしていく分布とな
る（第５図の分布（ｎ）参照）。この状態のＰ形島領域
にＮ−形埋込みチャンネル層を形成すると、島領域の表
面濃度が高いために、Ｎ形不純物濃度も高くする必要が
あり、埋込みチャンネル層の形成条件が限定されること
になる。また埋込みチャンネル層のミニマム・ポテンシ
ャルの位置が表面側に動き、表面のトラップの影響を受
け易くなる。
発明の目的
本発明は、上述の島領域を形成する際の問題点を改善せ
しめた固体撮像素子の製法を提供するものである。
しめた固体撮像素子の製法を提供するものである。
発明の概要
本発明は、半導体基体の主面にイオン注入法で選択的に
一導電形の島領域を形成し、この島領域を含む基体主面
上に島領域より低不純物濃度の一導電形のエピタキシャ
ル層を形成し、このエピタキシャル層の島領域に対応す
る部分に垂直転送レジスタ部を、エピタキシャル層の他
の部分にセンサ部を夫々形成するようになす。
一導電形の島領域を形成し、この島領域を含む基体主面
上に島領域より低不純物濃度の一導電形のエピタキシャ
ル層を形成し、このエピタキシャル層の島領域に対応す
る部分に垂直転送レジスタ部を、エピタキシャル層の他
の部分にセンサ部を夫々形成するようになす。
この発明の悪法では、低エネルギーのイオン注入が利用
できるのでイオン注入用マスクが薄くなり、パターンＭ
’＃度の向上が図れる。またイオン注入後の熱処理、島
領域の不純物濃度分布等が改善される。
できるのでイオン注入用マスクが薄くなり、パターンＭ
’＃度の向上が図れる。またイオン注入後の熱処理、島
領域の不純物濃度分布等が改善される。
実施例
以下、第４図を用いて本発明による固体撮像素子の実施
例を説明する。
例を説明する。
本発明においては、先ず第４１３！！ＩＡに不ずように
例えば不純物濃度がＩ Ｑ” ｃｍ−３程度のＰ形のシ
リコン半導体基体（２１）の−主面上にイオン注入用マ
スクとなる酸化）挨（２２）を被着形成する。ごの酸化
膜（２２）は熱酸化のＳｉＯ＋Ｉ模及びＣＶＤ法による
５ｉ０２１１Ｑを堆積して形成される。
例えば不純物濃度がＩ Ｑ” ｃｍ−３程度のＰ形のシ
リコン半導体基体（２１）の−主面上にイオン注入用マ
スクとなる酸化）挨（２２）を被着形成する。ごの酸化
膜（２２）は熱酸化のＳｉＯ＋Ｉ模及びＣＶＤ法による
５ｉ０２１１Ｑを堆積して形成される。
次に第４図Ｂに示すようにホトレジスト層（２３）をマ
スクに酸化ｎｂ （２２）の垂直転送レジスタ部に対応
する部分を選択的にエツチング除去する。
スクに酸化ｎｂ （２２）の垂直転送レジスタ部に対応
する部分を選択的にエツチング除去する。
次に、第４図Ｃに示すようにこのホトレジスト層（２３
）も残して例えばホロンをイオン注入して基体（２１）
の主面に不純物濃度がｌ ＱｌＧｃｍ −３程度のＰ十
形の第１領域（２４ａ）を形成する。このときのイオン
注入条件は必ずしも高エネルギーのイオン注入を必要と
せず、従来用いられている１００ＫｅＶ程度の低エネル
ギーのイオン注入でも良い。
）も残して例えばホロンをイオン注入して基体（２１）
の主面に不純物濃度がｌ ＱｌＧｃｍ −３程度のＰ十
形の第１領域（２４ａ）を形成する。このときのイオン
注入条件は必ずしも高エネルギーのイオン注入を必要と
せず、従来用いられている１００ＫｅＶ程度の低エネル
ギーのイオン注入でも良い。
したがって酸化＋１Ｗ （２２）の膜厚も３０００人程
度でよい。
度でよい。
次に、ホトレジスト層（２３）を除去してのちドライブ
・イン又はアニールを目的として１０００°Ｃ前後で短
時間（１０〜２０分）の熱処理を行う。これによって注
入損傷が回復され、又若干のドライブ・インがなされる
（第４図■〕参照）。
・イン又はアニールを目的として１０００°Ｃ前後で短
時間（１０〜２０分）の熱処理を行う。これによって注
入損傷が回復され、又若干のドライブ・インがなされる
（第４図■〕参照）。
次に、第４図Ｅに示すように酸化）戻（２３）を全面除
去して基体（２１）の主面上に第２島領域に相当するＰ
形のエピタキシャルＭ（３１）を成長する。
去して基体（２１）の主面上に第２島領域に相当するＰ
形のエピタキシャルＭ（３１）を成長する。
このエピタキシャル条件は不純物濃度が１０１′〜１０
１５ｃＩｎ−３程度、厚さが１μｍ程度で良い。現状の
エピタキシャル技術でば５ｉ１４を用いたエピタキシャ
ル成長で１μｍの厚さにおいて１１０％以内のバラツキ
が保証できるので、厚ざ制御は問題ない。しかも１０２
０℃前後の温度で行うので、欠陥発ヰも十分制御できる
。また第１島領域（２４ａ）の不純物濃度が１０１６
ｃｍ−３程度なので、オートド−ピングもなく、エピタ
キシャルＪｆＡ（３１）内の濃度プｌ」ファイルも正確
に制御できる。
１５ｃＩｎ−３程度、厚さが１μｍ程度で良い。現状の
エピタキシャル技術でば５ｉ１４を用いたエピタキシャ
ル成長で１μｍの厚さにおいて１１０％以内のバラツキ
が保証できるので、厚ざ制御は問題ない。しかも１０２
０℃前後の温度で行うので、欠陥発ヰも十分制御できる
。また第１島領域（２４ａ）の不純物濃度が１０１６
ｃｍ−３程度なので、オートド−ピングもなく、エピタ
キシャルＪｆＡ（３１）内の濃度プｌ」ファイルも正確
に制御できる。
次に第４図Ｅに示すようにエピタキシャル層＜３１）
（７）第１島領＠（２４ａ ）に対応する部分に垂直転
送レジスタ部のＮ−形の埋込みチャンネル層（２６）を
形成する。またエピタキシャル層（３１）の埋込みチャ
ンネル層（２６）間に対応した部分をセンザ部形成領域
（２７）とし、ごごにセンサ部を形成する。これ以後の
工程は通電と同様にチャンネルストップ領域、オーバー
フロードレイン領域（縦型オーバーフロードレイン構造
の場合は不要）を形成し、垂直転送レジスタ部上に絶縁
膜を介して転送電極を形成し、或はセンザ電極を形成す
る等を行って目的とするインターライン転送形のＣＯＤ
固体撮像素子を構成する。
（７）第１島領＠（２４ａ ）に対応する部分に垂直転
送レジスタ部のＮ−形の埋込みチャンネル層（２６）を
形成する。またエピタキシャル層（３１）の埋込みチャ
ンネル層（２６）間に対応した部分をセンザ部形成領域
（２７）とし、ごごにセンサ部を形成する。これ以後の
工程は通電と同様にチャンネルストップ領域、オーバー
フロードレイン領域（縦型オーバーフロードレイン構造
の場合は不要）を形成し、垂直転送レジスタ部上に絶縁
膜を介して転送電極を形成し、或はセンザ電極を形成す
る等を行って目的とするインターライン転送形のＣＯＤ
固体撮像素子を構成する。
この製法によれば、垂直転送レジスフ部に対応する島領
域（２４）内において、その基体側の第１島領域（２４
ａ ）の不純物濃度をイオン注入で任意に制御できると
共に、埋込みチャンネル層（２６）が形成される部分（
所謂第２島領域）の不純物濃度をエピタキシャル［（３
１）によって別に制御することができる。従って、Ｐ形
島領域（２４）において第６図に示す如き不純物濃度分
布（１）が得られる。なお、第５図は第３図の製法によ
る従来のＰ形島領域（２４）の不純物濃度分布（ｎ）を
示す。
域（２４）内において、その基体側の第１島領域（２４
ａ ）の不純物濃度をイオン注入で任意に制御できると
共に、埋込みチャンネル層（２６）が形成される部分（
所謂第２島領域）の不純物濃度をエピタキシャル［（３
１）によって別に制御することができる。従って、Ｐ形
島領域（２４）において第６図に示す如き不純物濃度分
布（１）が得られる。なお、第５図は第３図の製法によ
る従来のＰ形島領域（２４）の不純物濃度分布（ｎ）を
示す。
垂直転送レジスタ部の埋込みチャンネル層を形成する場
合、基・本濃度が高いと埋込みチャンネル１例の表面濃
度を高くする必要があり、埋込みチャンネル構造がとり
にくくなる。埋込み層の濃度が高くなると、ミニマム・
ポテンシャルの位置が基本表面に近ずくので、表面チャ
ンネル動作に近くなる。従って、埋込みチャンネル形成
部分の島領域の不純物濃度は低いことが必要である。一
方、センサ部から基体中に入射された光りによる電荷が
垂直転送レジスタ部内番く入ることを防ぐためには埋込
みチャンネルＹｉ下の島領域の不純物濃度が基体より高
いことが必要である。本製法では、第６図の不純物濃度
分布（１）で示すように島領域においてその埋込みチャ
ンネル形成部分が低濃度であり、これより深い部分が基
体より高濃度であるので、スメア防止が確実に行えると
同時に圧密な埋込みチャンネル動作が保祉される。
合、基・本濃度が高いと埋込みチャンネル１例の表面濃
度を高くする必要があり、埋込みチャンネル構造がとり
にくくなる。埋込み層の濃度が高くなると、ミニマム・
ポテンシャルの位置が基本表面に近ずくので、表面チャ
ンネル動作に近くなる。従って、埋込みチャンネル形成
部分の島領域の不純物濃度は低いことが必要である。一
方、センサ部から基体中に入射された光りによる電荷が
垂直転送レジスタ部内番く入ることを防ぐためには埋込
みチャンネルＹｉ下の島領域の不純物濃度が基体より高
いことが必要である。本製法では、第６図の不純物濃度
分布（１）で示すように島領域においてその埋込みチャ
ンネル形成部分が低濃度であり、これより深い部分が基
体より高濃度であるので、スメア防止が確実に行えると
同時に圧密な埋込みチャンネル動作が保祉される。
また本製法においては、第１島領域（２４ａ）を形成す
るためのイオン注入として、従来のような高エネルギー
・イオン注入を必要としない。このためにイオン注入用
マスクとなる酸化映（２２）が薄くて済み、マスク形成
の際のパターン精度が向上する。これはパターン幅が３
μｍ以上０西脇像度の固体撮像素子の形成に適するもの
である。また、エピタキシャル層（３１）に垂直転送レ
ジスタ部の埋込みチャンネル層を形成するので、従来の
ようなイオン注入による注入損傷、結晶欠陥がなく、画
像欠陥、暗電流の増加等が回避される。また、第１島領
域（２４ａ）を深くする必要がないので、イオン注入後
の熱処理の低温化、短時間化が図れる。したがって、炉
からの汚染、半導体基体への悪影響がなくなると共に、
工程処理時間の短縮にもなる。
るためのイオン注入として、従来のような高エネルギー
・イオン注入を必要としない。このためにイオン注入用
マスクとなる酸化映（２２）が薄くて済み、マスク形成
の際のパターン精度が向上する。これはパターン幅が３
μｍ以上０西脇像度の固体撮像素子の形成に適するもの
である。また、エピタキシャル層（３１）に垂直転送レ
ジスタ部の埋込みチャンネル層を形成するので、従来の
ようなイオン注入による注入損傷、結晶欠陥がなく、画
像欠陥、暗電流の増加等が回避される。また、第１島領
域（２４ａ）を深くする必要がないので、イオン注入後
の熱処理の低温化、短時間化が図れる。したがって、炉
からの汚染、半導体基体への悪影響がなくなると共に、
工程処理時間の短縮にもなる。
なお、Ｐ形半導体基板にＰ形島領域を形成する方式では
、センサ部の濃度と基体濃度は同じで良い。また、本製
法では第１島領域（２４ａ）の形成後のパターン合せ用
目印を作る方法としては、目印部分のみに５ｉ０２映を
残し、選択エピタキシー法を使うことができる。
、センサ部の濃度と基体濃度は同じで良い。また、本製
法では第１島領域（２４ａ）の形成後のパターン合せ用
目印を作る方法としては、目印部分のみに５ｉ０２映を
残し、選択エピタキシー法を使うことができる。
」二側はＰ形半導体基体にＰ形島領域を形成した場合に
ついて述べたが、その他第７図に示すようにＮ形半導体
基体（３２）にＰ形島領域即ち第１島領域（２４ａ ）
及びエピタキシャル層（３１）を形成する構成にも適用
できる。さらには、導電形を逆にした構成にも適用でき
る。
ついて述べたが、その他第７図に示すようにＮ形半導体
基体（３２）にＰ形島領域即ち第１島領域（２４ａ ）
及びエピタキシャル層（３１）を形成する構成にも適用
できる。さらには、導電形を逆にした構成にも適用でき
る。
発明の効果
上述の本発明によれば、半導体基体の主面にイオン注入
法で選択的に一導電形の島領域を形成し、その上に島領
域より低不純物濃度の一導電形エビタキシャル層を形成
したので、イオン注入とじて低エネルギー・イオン注入
が利用できる。このためイオン注入用マスクとなる酸化
１戻ば薄くてよく、マスク形成に際してのパターン精度
力月二る。またイオン注入で形成された高濃度の島領域
が実質的に深い位置に存するので、イオン注入後の熱処
理が低温、短時間で済む。またエピタキシャル）柵の島
領域に対応する部分に垂直転送レジスタ部を形成するの
で、垂直転送レジスフ部の濃度制御ができる。
法で選択的に一導電形の島領域を形成し、その上に島領
域より低不純物濃度の一導電形エビタキシャル層を形成
したので、イオン注入とじて低エネルギー・イオン注入
が利用できる。このためイオン注入用マスクとなる酸化
１戻ば薄くてよく、マスク形成に際してのパターン精度
力月二る。またイオン注入で形成された高濃度の島領域
が実質的に深い位置に存するので、イオン注入後の熱処
理が低温、短時間で済む。またエピタキシャル）柵の島
領域に対応する部分に垂直転送レジスタ部を形成するの
で、垂直転送レジスフ部の濃度制御ができる。
このように本発明はスミア低減化法としてυＪ領領域用
いた固体撮像素子の信頼性を高め、また高解像化を図る
ことができる。
いた固体撮像素子の信頼性を高め、また高解像化を図る
ことができる。
第１図及び第２図は夫々本発明の説明に供する固体撮像
素子の断面図、第３図は従来の固体撮像素子の裂法例を
不ず工程順の断面図、第４図は本発明による固体撮像索
子の製法の実施例を示す工程順の断面し１、第５図は従
来製法による島領域の不純物濃度分布図、第６図は本発
明製法による島領域の不純物濃度分布図、第７図は本発
明の他の実施例を示す１ｌｌｉ面図である。 （２１）は半導体基体、＜２４ａ ）は−導電形の第１
１１１領域、（２６）は垂直転送レジスタ部の埋込みチ
ャンネル層、（３１）は−導電形のエピタキシャル層で
ある。 −３図 ２２ 第３図 第４−図 ラフ 第９図 第５図 第６図 第１図
素子の断面図、第３図は従来の固体撮像素子の裂法例を
不ず工程順の断面図、第４図は本発明による固体撮像索
子の製法の実施例を示す工程順の断面し１、第５図は従
来製法による島領域の不純物濃度分布図、第６図は本発
明製法による島領域の不純物濃度分布図、第７図は本発
明の他の実施例を示す１ｌｌｉ面図である。 （２１）は半導体基体、＜２４ａ ）は−導電形の第１
１１１領域、（２６）は垂直転送レジスタ部の埋込みチ
ャンネル層、（３１）は−導電形のエピタキシャル層で
ある。 −３図 ２２ 第３図 第４−図 ラフ 第９図 第５図 第６図 第１図
Claims (1)
- 半導体基体の主面にイオン注入法で選択的に一導電形の
島領域を形成し、該島領域を含む上記基体主面上に島領
域より低不純物濃度の一導電形のエピタキシャル層を形
成し、該エピタキシャル層の上記島領域に対応する部分
に垂直転送レジスタ部を、エピタキシャル層の他の部分
にセンサ部を夫々形成することを特徴とする固体撮像素
子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115476A JPS607766A (ja) | 1983-06-27 | 1983-06-27 | 固体撮像素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115476A JPS607766A (ja) | 1983-06-27 | 1983-06-27 | 固体撮像素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607766A true JPS607766A (ja) | 1985-01-16 |
| JPH0522397B2 JPH0522397B2 (ja) | 1993-03-29 |
Family
ID=14663471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115476A Granted JPS607766A (ja) | 1983-06-27 | 1983-06-27 | 固体撮像素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658497A (en) * | 1983-01-03 | 1987-04-21 | Rca Corporation | Method of making an imaging array having a higher sensitivity |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5755672A (en) * | 1980-09-19 | 1982-04-02 | Nec Corp | Solid-state image pickup device and its driving method |
-
1983
- 1983-06-27 JP JP58115476A patent/JPS607766A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5755672A (en) * | 1980-09-19 | 1982-04-02 | Nec Corp | Solid-state image pickup device and its driving method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658497A (en) * | 1983-01-03 | 1987-04-21 | Rca Corporation | Method of making an imaging array having a higher sensitivity |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522397B2 (ja) | 1993-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0355984B2 (ja) | ||
| JPH05206434A (ja) | 固体撮像装置及びその製造方法 | |
| JP2970307B2 (ja) | 固体撮像装置の製造方法 | |
| US6143585A (en) | Method of manufacturing solid state image sensing device | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JPS607766A (ja) | 固体撮像素子の製法 | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JP2001168313A (ja) | 撮像素子及びその製造方法 | |
| JP3921764B2 (ja) | 半導体装置の製造方法 | |
| JPH06342798A (ja) | 半導体装置及びその製造方法 | |
| JPS5986265A (ja) | Ｍｏｓ型半導体装置 | |
| JPH01245528A (ja) | 固体撮像装置の製造方法 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPH05183184A (ja) | 固体撮像装置の製造方法 | |
| JP3566861B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS59191378A (ja) | 固体撮像素子の製法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPH06140410A (ja) | 半導体装置の製造方法 | |
| JPH0391969A (ja) | 半導体受光素子 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| JP3141691B2 (ja) | 冷却赤外線固体撮像素子の製造方法 | |
| JPH0695550B2 (ja) | 半導体装置 | |
| JPH07130976A (ja) | 固体撮像装置の製造方法 |