JPS6281759A - ヘテロ接合型バイポ−ラ・トランジスタ構造 - Google Patents
ヘテロ接合型バイポ−ラ・トランジスタ構造Info
- Publication number
- JPS6281759A JPS6281759A JP60222597A JP22259785A JPS6281759A JP S6281759 A JPS6281759 A JP S6281759A JP 60222597 A JP60222597 A JP 60222597A JP 22259785 A JP22259785 A JP 22259785A JP S6281759 A JPS6281759 A JP S6281759A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- gaas
- region
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
化合物半導体、特にＧａＡｓを用いて、エミッタ層のみ
ＡｌＧａＡｓをヘテロ接合せるバイポーラ・トランジス
タが超高周波領域での性能が注目されて開発されている
。本発明ではこのトランジスタ構造で、高速化の障害と
なるベース・コンタクト層とコレクタ間の接合容量を減
少せしめた構造を述べる。
ＡｌＧａＡｓをヘテロ接合せるバイポーラ・トランジス
タが超高周波領域での性能が注目されて開発されている
。本発明ではこのトランジスタ構造で、高速化の障害と
なるベース・コンタクト層とコレクタ間の接合容量を減
少せしめた構造を述べる。
本発明は、化合物半導体を用いたワイド・エネルギー・
ギャップのエミッタ層をヘテロ接合せるバイポーラ・ト
ランジスタの構造に関する。
ギャップのエミッタ層をヘテロ接合せるバイポーラ・ト
ランジスタの構造に関する。
半導体集積回路では、高密度化と高速化のため多くの新
しい技術が開発されているが、特に高速化に対して、バ
イポーラ構造で、然も基板としてはシリコンの数倍の高
速の期待出来るＧａＡｓを用いたトランジスタが注目さ
れている。
しい技術が開発されているが、特に高速化に対して、バ
イポーラ構造で、然も基板としてはシリコンの数倍の高
速の期待出来るＧａＡｓを用いたトランジスタが注目さ
れている。
更に、ＧａＡｓを用い、エミッタにはエネルギー・ギャ
ップの太き（したＡｌＧａＡｓをヘテロ接合せるバイポ
ーラ・トランジスタでは、ベース層の不純物濃度を極め
て大きくしても、電流増幅率が低下しない特徴があり、
高周波特性の良好なるトランジスタとして好都合である
。
ップの太き（したＡｌＧａＡｓをヘテロ接合せるバイポ
ーラ・トランジスタでは、ベース層の不純物濃度を極め
て大きくしても、電流増幅率が低下しない特徴があり、
高周波特性の良好なるトランジスタとして好都合である
。
現在開発されている構造では、ベースとコレクタ間の接
合容量が大きくなる欠点があり改善が要望されている。
合容量が大きくなる欠点があり改善が要望されている。
従来の技術によるワイド・エネルギー・ギャップ・エミ
ッタを用いたヘテロ接合型バイポーラ・トランジスタの
代表的構造を第３図に示す。
ッタを用いたヘテロ接合型バイポーラ・トランジスタの
代表的構造を第３図に示す。
図面において、ｌは半絶縁性ＧａＡｓ基板、２はｎ’−
ＧａＡｓコレクタ・コンタクト層、３はｎ−ＧａＡｓコ
レクタ層、４はｐ”−ＧａＡｓベース層、５ばｎ−Ａｌ
ＧａＡｓエミッタ層、６はｎ” ＧａＡｓエミッタ・
コンタクト層を示す。ベース・コンタク） ８Ｎ域１０
のみベース層の延長上にベース層４と同時に形成されて
いる。
ＧａＡｓコレクタ・コンタクト層、３はｎ−ＧａＡｓコ
レクタ層、４はｐ”−ＧａＡｓベース層、５ばｎ−Ａｌ
ＧａＡｓエミッタ層、６はｎ” ＧａＡｓエミッタ・
コンタクト層を示す。ベース・コンタク） ８Ｎ域１０
のみベース層の延長上にベース層４と同時に形成されて
いる。
第３図に示すごとく各コンタクト層は階段状に形成され
て、それぞれのコンタクト層には電極が形成される。７
はコレクタ電極、８はベースｔｉ、９はエミッタ電極を
示す。
て、それぞれのコンタクト層には電極が形成される。７
はコレクタ電極、８はベースｔｉ、９はエミッタ電極を
示す。
各積層の厚さ、及び不純物濃度は下記の通りである。
厚さくｎｍ）濃度（ｃｍ−３）
６ ： ｎ”−Ｃ；ａＡｓ ４００
６Ｘ１０”５ ： ｎ−ＡｌＧａＡｓ １５０
５Ｘ１０′１４ ： ｐ”−ＧａＡｓ
１００ １ＸＩＯ”３：ｎ−ＧａＡｓ
３００ ５Ｘ１０”２：ｎ’−ＧａＡｓ
３００〜５００ ６Ｘ１０１Ｉ′半絶縁性基板１にこ
れらの薄い層を積層するには、全てＭＢＥ （Ｍｏｌｅ
ｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ ）法を適用
するので、通常のシリコンのバイポーラ型トランジスタ
に比して極めて薄い縦型に積層された動作領域を得るこ
とが出来る。
６Ｘ１０”５ ： ｎ−ＡｌＧａＡｓ １５０
５Ｘ１０′１４ ： ｐ”−ＧａＡｓ
１００ １ＸＩＯ”３：ｎ−ＧａＡｓ
３００ ５Ｘ１０”２：ｎ’−ＧａＡｓ
３００〜５００ ６Ｘ１０１Ｉ′半絶縁性基板１にこ
れらの薄い層を積層するには、全てＭＢＥ （Ｍｏｌｅ
ｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ ）法を適用
するので、通常のシリコンのバイポーラ型トランジスタ
に比して極めて薄い縦型に積層された動作領域を得るこ
とが出来る。
上記のトランジスタの構造で特に注目すべきはベース層
の不純物濃度が極めて高いことである。
の不純物濃度が極めて高いことである。
通常のホモ接合型トランジスタではこのように高濃度の
不純物をベースに注入すると直流電流増幅率、ｈＦＥは
極めて低い値となる。
不純物をベースに注入すると直流電流増幅率、ｈＦＥは
極めて低い値となる。
ヘテロ接合型トランジスタの場合の直流電流増幅率ｈ’
ＦＥは、Ｇ ａ Ａ ｓとＡｌＧａＡｓのコンダクショ
ン・バンドのエネルギー・レベル差ΔＥｅとすると、 ｈ’ｖｔ＃（ｈｒＥ） ｅＸｐ（ΔＥｃ／ｋＴ）の関係
があり、ｅｘｐ項は１００００以上と極めて大きな値と
なるので電流増幅率ｈ’ ＦＥが小さくならない特徴が
ある。
ＦＥは、Ｇ ａ Ａ ｓとＡｌＧａＡｓのコンダクショ
ン・バンドのエネルギー・レベル差ΔＥｅとすると、 ｈ’ｖｔ＃（ｈｒＥ） ｅＸｐ（ΔＥｃ／ｋＴ）の関係
があり、ｅｘｐ項は１００００以上と極めて大きな値と
なるので電流増幅率ｈ’ ＦＥが小さくならない特徴が
ある。
従って、ヘテロ接合型バイポーラ・トランジスタでは、
ベース抵抗を極めて小さく取って、且つ電流増幅率の大
きく、高周波動作に適したトランジスタを製作出来るこ
とになる。
ベース抵抗を極めて小さく取って、且つ電流増幅率の大
きく、高周波動作に適したトランジスタを製作出来るこ
とになる。
上記に述べた、従来の技術による方法での問題点を説明
する。第３図により明らかなごとくベース・コンタクト
領域１０が直接コレクタ層３の延長された領域工１上に
接して設けられていることである。
する。第３図により明らかなごとくベース・コンタクト
領域１０が直接コレクタ層３の延長された領域工１上に
接して設けられていることである。
このためベース・コレクタ間の接合容量が大きくなり、
このため高周波特性を劣化させる原因となっている。
このため高周波特性を劣化させる原因となっている。
この対策として、上記コレクタ層の領域１）に選択的に
０３イオンを注入してアイソレーションする方法が適用
されている。
０３イオンを注入してアイソレーションする方法が適用
されている。
然し、注入の厚さ方向の制御性が悪くベース・コンタク
ト領域１０、あるいはコレクタ・コンタクト層２に注入
されて、抵抗が高くなり特性の劣化を招くことがある。
ト領域１０、あるいはコレクタ・コンタクト層２に注入
されて、抵抗が高くなり特性の劣化を招くことがある。
゛
〔問題点を解決するための手段〕
上記問題点は、エミッタ層をペテロ接合せるトランジス
タ構造において、コレクタ・コンタクト層は、半絶縁性
基板内の選択的領域に形成され、ベース・コンタクト領
域は、該半絶縁性基板内において、前記コレクタ・コン
タクト層を避けた領域に積層してなる本発明のへテロ接
合型バイポーラ・トランジスタ構造によって解決される
。
タ構造において、コレクタ・コンタクト層は、半絶縁性
基板内の選択的領域に形成され、ベース・コンタクト領
域は、該半絶縁性基板内において、前記コレクタ・コン
タクト層を避けた領域に積層してなる本発明のへテロ接
合型バイポーラ・トランジスタ構造によって解決される
。
上記に述べたごとく、コレクタ・コンタクト層は、ＭＢ
Ｅ法で基板上に他の積層と同一の工程で順次積層するの
でな（、別に基板上の選択的領域にイオン注入法で形成
される。
Ｅ法で基板上に他の積層と同一の工程で順次積層するの
でな（、別に基板上の選択的領域にイオン注入法で形成
される。
これによりベース・コンタクト領域は、半絶縁性基板上
のコレクタ・コンタクト層を避けた領域にコレクタ層の
みを介して積層することが可能となる。
のコレクタ・コンタクト層を避けた領域にコレクタ層の
みを介して積層することが可能となる。
この場合イオン打込みによりベース・コンタクト領域と
その下層のコレクタ層までをｐ″領域化して接合容量の
問題をなくすことは容易である。
その下層のコレクタ層までをｐ″領域化して接合容量の
問題をなくすことは容易である。
また、別の方法として半絶縁性基板内にイオン打込みに
よりコレクタ・コンタクト層とコレクタ層の２層を形成
した場合は、ベース・コンタク１−領域は直接半絶縁性
基板上に形成することが出来る。
よりコレクタ・コンタクト層とコレクタ層の２層を形成
した場合は、ベース・コンタク１−領域は直接半絶縁性
基板上に形成することが出来る。
本発明の一実施例を図面により詳細説明する。
半絶縁性ＧａＡｓ基板１を用いてＳｉｎ、膜１２をマス
クとして選択的にイオン注入を行う。コレクタ・コンタ
クト層２とコレクタＮ３を同時に基板内に形成する場合
を述べる。
クとして選択的にイオン注入を行う。コレクタ・コンタ
クト層２とコレクタＮ３を同時に基板内に形成する場合
を述べる。
イオン注入はＳｉ＋により下記条件で行う。
注入エネルギー Ｄ ｏｓｅ量
（１）４００Ｋ ｅ Ｖ ｌ ×ＩＱｌｓｃｍ
−２（ピーク深さ３０００人）（Ｎｏ＃２Ｘ１０１８ｃ
ｍ−’ ）（２） ’ ２００ Ｋ ｅ’Ｖ
２ Ｘｌ、０１２ｃｍ−２（ピーク深さ１５
００人）（Ｎｏ＃５Ｘ１０１ｂｃｍ−３）次いで、Ｓｉ
゛活性化のためのアニールを１０００℃、６ ｓｅｃの
ランプ・アニールにて行う。
−２（ピーク深さ３０００人）（Ｎｏ＃２Ｘ１０１８ｃ
ｍ−’ ）（２） ’ ２００ Ｋ ｅ’Ｖ
２ Ｘｌ、０１２ｃｍ−２（ピーク深さ１５
００人）（Ｎｏ＃５Ｘ１０１ｂｃｍ−３）次いで、Ｓｉ
゛活性化のためのアニールを１０００℃、６ ｓｅｃの
ランプ・アニールにて行う。
こによりｎ”−ＧａＡｓ コレクタ・コンタク１へ層２
、ｎ ＧａＡｓコレクタ層３が形成される。これを第
１図（ａｌに示す。
、ｎ ＧａＡｓコレクタ層３が形成される。これを第
１図（ａｌに示す。
その後、Ｓ ｉ ０２膜１２の除去を行い、ＭＢＥ法に
より順次、ｐ”−ＧａＡｓベース層４、ｎ−ＡｌＧａＡ
ｓエミッタ層５、ｎ”−ＧａＡｓエミッタ・コンタクト
層６を積層する。不純物濃度は従来の技術の項で説明せ
る値と同様である。この状態を第１図（ｂ）に断面で示
す。
より順次、ｐ”−ＧａＡｓベース層４、ｎ−ＡｌＧａＡ
ｓエミッタ層５、ｎ”−ＧａＡｓエミッタ・コンタクト
層６を積層する。不純物濃度は従来の技術の項で説明せ
る値と同様である。この状態を第１図（ｂ）に断面で示
す。
以上の状態の基板を用いて、通常のエツチング・プロセ
スにて各電極領域を階段状に形成する。
スにて各電極領域を階段状に形成する。
第１図（Ｃ１にその断面を示す。
コレクタ電極７とエミッタ電極９は、ＡｕＧｅを約２０
０人蒸着しＡｕ鍍金３０００人を行う。
０人蒸着しＡｕ鍍金３０００人を行う。
ベース電極８はＡｕとＺｎをそれぞれ１００人蒸着した
後、同じ＜Ａｕを３０００人鍍金することにより電極は
形成される。
後、同じ＜Ａｕを３０００人鍍金することにより電極は
形成される。
上記電極の形成に当たりエミッタ電極とコレクタ電極を
形成した後、エミッタ電極をマスクとしてベース・コン
タクト領域にＭｇ”＋Ａｓ”のイオン注入を行うことに
よりｐ″ｗｉ域Ｉ３を形成して、より高性能化をはかる
ことも出来る。
形成した後、エミッタ電極をマスクとしてベース・コン
タクト領域にＭｇ”＋Ａｓ”のイオン注入を行うことに
よりｐ″ｗｉ域Ｉ３を形成して、より高性能化をはかる
ことも出来る。
以上の実施例は、コレクタ・コンタクト層とコレクタ層
を共に半絶縁性基板１内に形成する場合を説明したが、
最初にコレクタ・コンタクト層２のみ基板内にイオン注
入により形成し、コレクタ層３から上の各積層をＭＢＥ
法で形成することも可能である。
を共に半絶縁性基板１内に形成する場合を説明したが、
最初にコレクタ・コンタクト層２のみ基板内にイオン注
入により形成し、コレクタ層３から上の各積層をＭＢＥ
法で形成することも可能である。
この方法により形成せるトランジスタの断面を第２図に
断面構造を示す。
断面構造を示す。
そのプロセスは既に説明せる実施例と大きく変わらない
ので詳細の説明を省略するが、この場合にはベース・コ
ンタクト領域１０はコレクタ層３の上に積層されるので
、ｐ″領域１３を形成することが必要である。
ので詳細の説明を省略するが、この場合にはベース・コ
ンタクト領域１０はコレクタ層３の上に積層されるので
、ｐ″領域１３を形成することが必要である。
以上に説明せるごとく、本発明のへテロ接合型バイポー
ラ・トランジスタ構造を適用することにより、ベース・
コンタクト領域における接合容量に起因する性能劣化を
防止せる高性能の高周波用トランジスタ製作に寄与する
所大である。
ラ・トランジスタ構造を適用することにより、ベース・
コンタクト領域における接合容量に起因する性能劣化を
防止せる高性能の高周波用トランジスタ製作に寄与する
所大である。
第１図ｆ８ｉ〜（Ｃ）は本発明にかかわるヘテロ接合型
バイポーラ・トランジスタの構造を説明するための工程
順の断面図、 第２図は別の実施例を説明する断面図、第３図は従来の
技術を説明するための断面図、を示す。 図面において、 １は半絶縁性ＧａＡ、ｓ基板、 ２はｎ”−ＧａＡｓコレクタ・コンタクト層、３はｎ−
ＧａＡｓコレクタ層、 ４はｐ”−ＧａＡｓヘースベー ５ばｎ−ＡｌＧａＡｓエミッタ層、 ５ ｎ”−ＧａＡｓエミッタ・コンタクト層、７はコレ
クタ電極、 ８はベース電極、 ９はエミッタ電極、 １０はベース・コンタクト領域、 １）はコレクタの延長領域、 １２はＳ ｉ （Ｊ□膜、 １３はｐ゛領域 をそれぞれ示す。 ＠１図
バイポーラ・トランジスタの構造を説明するための工程
順の断面図、 第２図は別の実施例を説明する断面図、第３図は従来の
技術を説明するための断面図、を示す。 図面において、 １は半絶縁性ＧａＡ、ｓ基板、 ２はｎ”−ＧａＡｓコレクタ・コンタクト層、３はｎ−
ＧａＡｓコレクタ層、 ４はｐ”−ＧａＡｓヘースベー ５ばｎ−ＡｌＧａＡｓエミッタ層、 ５ ｎ”−ＧａＡｓエミッタ・コンタクト層、７はコレ
クタ電極、 ８はベース電極、 ９はエミッタ電極、 １０はベース・コンタクト領域、 １）はコレクタの延長領域、 １２はＳ ｉ （Ｊ□膜、 １３はｐ゛領域 をそれぞれ示す。 ＠１図
Claims (1)
- 【特許請求の範囲】 ワイド・エネルギー・ギャップのエミッタ層（５）をヘ
テロ接合せるトランジスタにおいて、 コレクタ・コンタクト層（２）は、半絶縁性基板（１）
内の選択的領域に形成され、 ベース・コンタクト領域（１０）は、該半絶縁性基板上
において、前記コレクタ・コンタクト層を避けた領域に
積層してなることを特徴とするヘテロ接合型バイポーラ
・トランジスタ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222597A JPS6281759A (ja) | 1985-10-05 | 1985-10-05 | ヘテロ接合型バイポ−ラ・トランジスタ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222597A JPS6281759A (ja) | 1985-10-05 | 1985-10-05 | ヘテロ接合型バイポ−ラ・トランジスタ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281759A true JPS6281759A (ja) | 1987-04-15 |
Family
ID=16784964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60222597A Pending JPS6281759A (ja) | 1985-10-05 | 1985-10-05 | ヘテロ接合型バイポ−ラ・トランジスタ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281759A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226665A (ja) * | 1986-03-28 | 1987-10-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPS6333866A (ja) * | 1986-07-28 | 1988-02-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS63318778A (ja) * | 1987-06-22 | 1988-12-27 | Nec Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| US5147775A (en) * | 1987-07-24 | 1992-09-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high-frequency bipolar transistor |
| US5159423A (en) * | 1988-11-02 | 1992-10-27 | Hughes Aircraft Company | Self-aligned, planar heterojunction bipolar transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607771A (ja) * | 1983-06-28 | 1985-01-16 | Toshiba Corp | 半導体装置 |
| JPS60177672A (ja) * | 1984-02-24 | 1985-09-11 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置 |
-
1985
- 1985-10-05 JP JP60222597A patent/JPS6281759A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607771A (ja) * | 1983-06-28 | 1985-01-16 | Toshiba Corp | 半導体装置 |
| JPS60177672A (ja) * | 1984-02-24 | 1985-09-11 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226665A (ja) * | 1986-03-28 | 1987-10-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPS6333866A (ja) * | 1986-07-28 | 1988-02-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS63318778A (ja) * | 1987-06-22 | 1988-12-27 | Nec Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| US5147775A (en) * | 1987-07-24 | 1992-09-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high-frequency bipolar transistor |
| US5159423A (en) * | 1988-11-02 | 1992-10-27 | Hughes Aircraft Company | Self-aligned, planar heterojunction bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683487A (en) | Heterojunction bipolar transistor | |
| US4889821A (en) | Method of manufacturing a semiconductor device of the hetero-junction bipolar transistor type | |
| JPH0590301A (ja) | 電界効果型トランジスタ | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6281759A (ja) | ヘテロ接合型バイポ−ラ・トランジスタ構造 | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH0511670B2 (ja) | ||
| JPH10163223A (ja) | 半導体デバイスの製造方法 | |
| JPS6357946B2 (ja) | ||
| JPH02257669A (ja) | 半導体装置 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP2504785B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0523497B2 (ja) | ||
| JP2570770B2 (ja) | バイポーラ・トランジスタ | |
| JP2559412B2 (ja) | 半導体装置 | |
| JPH0431191B2 (ja) | ||
| JP2844995B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH0422343B2 (ja) | ||
| JPS6010785A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2664174B2 (ja) | 電界効果トランジスタ | |
| JPH07273296A (ja) | 半導体装置 | |
| JPH0460340B2 (ja) | ||
| JPH07202168A (ja) | 半導体装置及びその製造方法 |