JPS6079751A - マイクロ波半導体装置用パツケ−ジ - Google Patents

マイクロ波半導体装置用パツケ−ジ

Info

Publication number
JPS6079751A
JPS6079751A JP58186557A JP18655783A JPS6079751A JP S6079751 A JPS6079751 A JP S6079751A JP 58186557 A JP58186557 A JP 58186557A JP 18655783 A JP18655783 A JP 18655783A JP S6079751 A JPS6079751 A JP S6079751A
Authority
JP
Japan
Prior art keywords
metal
input
package
semiconductor element
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58186557A
Other languages
English (en)
Inventor
Kenji Wasa
憲治 和佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58186557A priority Critical patent/JPS6079751A/ja
Publication of JPS6079751A publication Critical patent/JPS6079751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクロ波帯に使用される半導体装置用パッケ
ージに関する。
従来、マイクロ波帯において増幅・発振が可能な半導体
素子として１例えは砒化ガリウム電界効果トランジスタ
（以下、ＧａＡｓＦＢＴという）が用いられている。こ
のＧａＡｓＦＢＴに高出力広帯域特性をもたせるために
、この半導体素子と外部回路との間に存在する寄生的な
回路の介在を避けてＧａＡ１ＦＥＴに直接整合回路を接
続した内部整合回路化が行なわれ実用化されている。
第１図は従来使用されている半導体装置用パッケージの
一例を示す断面図である。図において、１は放熱板、２
は側壁金具、３は絶縁ガラス、４はパッケージの入出力
リード端子、５は金属線、６は半導体素子、７は入出力
整置回路全構成する基板で、例えばアルミナ基板上に金
属膜回路ｔ−構成したもの、８は半導体素子６及び基板
７會放熱板１に固定するロー材である。
従来のパッケージは、放熱板１１側壁金具２、絶縁ガラ
ス３．入出力リード端子４で構成され、このパッケージ
の中には内部整合回路となる基板７、半導体素子６・を
収容し、これら全ロー材８で放熱板ｌに固定し、さらに
これらを金属線５で接続している。しかし、このパッケ
ージ内にこれらの部品全組立てる際自動マウント及び自
動ボンダを使用するには次のような問題がある。
１）位置合せの精度がでない。
マイクａ波における特性は、半導体素子６と基板７の距
離及び金属線５（特に半導体素子６と基板７とｔ接続す
る金属線５）の長さにより決定され、その精度は約±１
ｏμｍｆ必要とする。しかし、放熱板ｌの加工精度や放
熱板ｌと側壁金属２との位置合せの精度は、マイクロ波
特性全決定する精度よシ非常に悪く、その精度は最低で
も約±１００μｍとなっている。そのため半導体素子６
と基板７と全パッケージに固定する自動マウンタやこれ
らｔ金属線５で接続する自動ボンダ上用いる際にマイク
ロ波特性を決定する位置精度出すことが出来なかつ友。
２）パッケージが平面構造でない。
第１図のパッケージにおいて、側壁金具２によって半導
体素子６と基板７と全固定する位置が凹部となっている
几め、自動マウンタや自動ボンダを組立に導入する際の
動作、操作が困難である。
本発明の目的は、これらの欠点を除去し、組立時の自動
機の導入を容易にし、かつ半導体素子のもつ特性を損わ
ずに信号ｒ外部へ取出すことのできるマイクロ波半導体
装置用パッケージを提供することにある。
本発明のマイクロ波半導体装置用パッケージの構成は、
入出力整合回路及び半導体素子からなるマイクロ波回路
を組立てた金属板部材と、この金属板部材を接合する金
属放熱板と、この金属放熱板を囲み大川カリード端子七
設けた側壁部からなる容器とを備えることを特徴とする
。
次に本発明を図面により詳細に説明する。
第２図は本発明の一実施例の断面図である。この実施例
は、従来の凸形放熱板１を平板状放熱板９とこの放熱板
９に重ねた金属片１０とに分けたことを特徴とする。こ
の金属片１０には半導体素子６及び入出力整合回路ｔ−
構成する基板７ｔ−ロー材８で固定し、これらの間七金
属線５で接続する。
この金属片１０は平面的であｐｌその加工精度が十分に
あれ＃ｉ、、自動マウンタ及びボンダによル半導体素子
６と基板７との距離及び接続金線５の長さ全精度よく決
めることが可能である。これら半導体素子６と基板７と
を金属片ｌＯに固定した後、放熱板９と、絶縁ガラス３
および入出力リード端子４′？ｆ：設は九個壁金具２と
からなる容器に、金属片１０ｔ０−材１１で固定し、入
出力リード端子４と基板７と金金属＃！５′により接続
して構成する。この時の位置積置及び金属線の長さは充
分精度よく出来るので、マイクロ波特性には影響するこ
とはない。
第３図は本発明の第２の実施例の断面図で、半導体素子
を複数個（３個）使用する場合を示している。この実施
例の場合、第２図と同様に、３個の金属片１０の上にそ
れぞれ半導体素子６と入出力整合回路ｔ−構成する基板
７と全ロー材８で固定し金属線５で接続したものを、大
きな放熱板１２と、絶縁ガラス３、入出力リード端子４
を設けた側壁金具２とからなる容器にロー材１１で固定
し。
それぞれ金属線１３で接続して構成される。
この時、各金属片との半導体素子及び基板を金属線によ
シ接続した回路は入出力のインピーダンス整合がとれて
おり、これを直接接続しても接続点においてマイクロ波
特性を損なうことはないつしたがって、３個の半導体素
子の回路は、容器内で接続するだけで外部に引き出すこ
とができる。
以上詳細に説明したように１本発明によれば。
マイクロ波帯に使用する半導体装置用パッケージとして
１組立が容易なパッケージを得ることが出来る。
【図面の簡単な説明】
第１図は従来のマイクロ波半導体装置用パッケージの一
例、第２図は本発明の第１の実施例の断面図、第３図は
本発明の第２の実施例の断面図である。図において １、　９．　１２・・・・・・放熱板、２・・・・・・
側壁金具、３・・・・・・絶縁ガラス、４・・・・・・
入出力リード端子、５゜５’、１３・・・・・・金属線
、６・・・・・・半導体素子、７・・・・・・入出力整
合回路を構成する基板、８．１１・・・・・・回定用ロ
ー材、１０・・・・・・金属片、である。

Claims (1)

    【特許請求の範囲】
  1. 入出力整合回路及び半導体素子からなるマイクロ波回路
    全組立てた金属板部材と、この金属板部材を接合する金
    属放熱板と、この金属放熱板？囲み入出力リード端子を
    設は九個壁部からなる容器とｔ備えることを特徴とする
    マイクロ波半導体装置用パッケージ。
JP58186557A 1983-10-05 1983-10-05 マイクロ波半導体装置用パツケ−ジ Pending JPS6079751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58186557A JPS6079751A (ja) 1983-10-05 1983-10-05 マイクロ波半導体装置用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58186557A JPS6079751A (ja) 1983-10-05 1983-10-05 マイクロ波半導体装置用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6079751A true JPS6079751A (ja) 1985-05-07

Family

ID=16190602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58186557A Pending JPS6079751A (ja) 1983-10-05 1983-10-05 マイクロ波半導体装置用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6079751A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244711A (ja) * 1989-03-17 1990-09-28 Mitsubishi Electric Corp 半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244711A (ja) * 1989-03-17 1990-09-28 Mitsubishi Electric Corp 半導体パッケージ

Similar Documents

Publication Publication Date Title
USRE35869E (en) Miniature active conversion between microstrip and coplanar wave guide
JPS6325710B2 (ja)
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JPH0786460A (ja) 半導体装置
JPH04229643A (ja) 高周波パワ−半導体デバイスおよびその製造方法
JPS6079751A (ja) マイクロ波半導体装置用パツケ−ジ
JPH0758138A (ja) ワイヤボンディング構造およびそのボンディング方法
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
JPH05235091A (ja) フィルムキャリア半導体装置
JPH1154643A (ja) 半導体装置及びその製造方法
JPS5834758Y2 (ja) マイクロ波装置用パツケ−ジ
JPH04346501A (ja) マイクロ波集積回路モジュール
JPH04296103A (ja) 高周波半導体混成集積回路装置
JP3170017B2 (ja) 半導体装置
JPH0719148Y2 (ja) マイクロ波回路用パッケージ
JP3192238B2 (ja) 半導体装置の組立方法
JPS6348129Y2 (ja)
JPH0314486A (ja) 電子部品用パッケージ
JPS63228647A (ja) マイクロ波集積回路装置
JP2000022043A (ja) 高周波素子搭載基板の実装構造および高周波用モジュール構造
JP2775678B2 (ja) 高周波半導体集積回路装置
JP2788938B2 (ja) 高周波用フレキシブル配線板
JPS5999745A (ja) マイクロ波ロ−ノイズ電界効果トランジスタ用容器
JPS59152649A (ja) 高周波半導体容器
JP2003078055A (ja) 半導体素子実装パッケージ