JPS60797A - 複合回路の製造方法 - Google Patents
複合回路の製造方法Info
- Publication number
- JPS60797A JPS60797A JP10878283A JP10878283A JPS60797A JP S60797 A JPS60797 A JP S60797A JP 10878283 A JP10878283 A JP 10878283A JP 10878283 A JP10878283 A JP 10878283A JP S60797 A JPS60797 A JP S60797A
- Authority
- JP
- Japan
- Prior art keywords
- conductors
- substrate
- conductor
- sides
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
モジュール抵抗那の複合同り一の７！ ４ｉ方法に関し
、特にセラミノクツ１（板Ｃ以下基板という）の両面に
形成された導体間をＩｆ Ｊさせろ場合に有用なもので
ある。
、特にセラミノクツ１（板Ｃ以下基板という）の両面に
形成された導体間をＩｆ Ｊさせろ場合に有用なもので
ある。
ε６１図に従来液６ｉ：ｒに係る例えは混成集積回路に
おけるシングルラインボッティング形を示す。同図にお
いて、１は基板、２は導体（本例ではｐｔＩＪｉｌｔ！
）、３は抵抗体（本例では厚膜抵抗）、４は能ｇｉ１
１９％、子、５はリードピン、６Ｉ−Ｊ：、バッファコ
ート剤、７ｄボツテイング剤、８はケースである。基板
１にはこの他にコンデンサ、インダクタンス等の受動素
子を搭載するが図ではこれらを省略した。
おけるシングルラインボッティング形を示す。同図にお
いて、１は基板、２は導体（本例ではｐｔＩＪｉｌｔ！
）、３は抵抗体（本例では厚膜抵抗）、４は能ｇｉ１
１９％、子、５はリードピン、６Ｉ−Ｊ：、バッファコ
ート剤、７ｄボツテイング剤、８はケースである。基板
１にはこの他にコンデンサ、インダクタンス等の受動素
子を搭載するが図ではこれらを省略した。
ところで、上記混成ｉｔｓ Ｋ、′を回路における導体
、素子類は図示のように基板１の片面に搭載している。
、素子類は図示のように基板１の片面に搭載している。
そこで、従来構造の混成集積回路の集積度を高めて小形
化するため導体２や抵抗体３０面積を小さくする等の工
夫がなされているが、設ｎ１上と生産上の制約条件によ
りこの方向での小形化にｌ−１′限ｊ逢がある。これら
の制約糸件の範囲内で更に小形化を計ったものとして嬉
２図に示す混成集イ♂を回路がある。同図において第１
図と同一部分には同一番号を付して（但しボッティング
剤７及びケース８は省略している）いるが、本例では基
板１０両１１１１に素子が搭載されている。かかる両面
（構造の混成４１４積回路の場合、基板１０両面間の電
気的専通を確保してやる必要がある。そこでこの場合の
２．り通方法が種々提案されている。これらのいくつか
を図面に基づき説明し、併せて夫々の欠点も記しておく
。
化するため導体２や抵抗体３０面積を小さくする等の工
夫がなされているが、設ｎ１上と生産上の制約条件によ
りこの方向での小形化にｌ−１′限ｊ逢がある。これら
の制約糸件の範囲内で更に小形化を計ったものとして嬉
２図に示す混成集イ♂を回路がある。同図において第１
図と同一部分には同一番号を付して（但しボッティング
剤７及びケース８は省略している）いるが、本例では基
板１０両１１１１に素子が搭載されている。かかる両面
（構造の混成４１４積回路の場合、基板１０両面間の電
気的専通を確保してやる必要がある。そこでこの場合の
２．り通方法が種々提案されている。これらのいくつか
を図面に基づき説明し、併せて夫々の欠点も記しておく
。
（イ） リードピンによる導通（ｕ（２図のＡ部分）リ
ードピン５を取り付ける基板１０両側面に導体２を形成
する。側導体２にははさみ込み形り一ドピン５を取り付
けた後リードビン５をはんだ付けして側導体２間を導通
させる。
ードピン５を取り付ける基板１０両側面に導体２を形成
する。側導体２にははさみ込み形り一ドピン５を取り付
けた後リードビン５をはんだ付けして側導体２間を導通
させる。
この方法には次の様な欠点がある。即ち、外部回路との
接続用のリードピン５以外に導体２間の導通のだめの専
用のリードピン５を必要とする場合が多い。また、リー
ドピン５の取り付は用の導体２０所要＠は最低２ｍｍ程
度である。
接続用のリードピン５以外に導体２間の導通のだめの専
用のリードピン５を必要とする場合が多い。また、リー
ドピン５の取り付は用の導体２０所要＠は最低２ｍｍ程
度である。
したがって、導体２間の導通用のリードピン５が１ビン
増えるごとに基板１の長さが最低２．５ｍｍ程度づつ長
くなる。
増えるごとに基板１の長さが最低２．５ｍｍ程度づつ長
くなる。
（ロ） スルーホールによる導通（第２図のＢ部分）基
板１に０．５〜Ｑ、８ｍｍφ程度のスルーホール（貫通
孔）をあけて基板１０両面の導体２間ｆ、２！ｔ＝通さ
せる。
板１に０．５〜Ｑ、８ｍｍφ程度のスルーホール（貫通
孔）をあけて基板１０両面の導体２間ｆ、２！ｔ＝通さ
せる。
この方法には次の様な欠点がある。即ち、スルーホール
用の導体２の所要面積は１個所当り最低５ｍｍ程度であ
り、基板１のこの部分ｄ、両面ともデッドスペースとな
る。したがって、その分基板１の面積を大きくしてカバ
ーする必要がある。
用の導体２の所要面積は１個所当り最低５ｍｍ程度であ
り、基板１のこの部分ｄ、両面ともデッドスペースとな
る。したがって、その分基板１の面積を大きくしてカバ
ーする必要がある。
このように上記方法ではいずれも♂ｊ′Ｆ体２間の導通
がネ、りとなりいずれも小形化が容易でないという問題
ヲ有している。
がネ、りとなりいずれも小形化が容易でないという問題
ヲ有している。
そこで本発明は、上記従来技術にかんがみ、混成集積回
路の基板の両面に形成する導体間を基板面積を増大さぜ
ることなく且つ容易に接続し得る混成集積回路の製造方
法を提供することを目的とする。かかる目的を達成する
本発明は、基板のスナ、プオフラライン上に０．５ｍｍ
ｐ程汲のスルーホールをもうけ、このスルーポールのす
くなくトモ一方の側に面取り方０工をほどこし、そのう
えに導体を形成して基板の両面間の導体を接続するよう
にした点をその技術思想の基４’＆とするものであノ）
９゜以下本発明の実施例を図面に基づき詳細に説明する
。第３図（ａ）に示すように、本実施例は導体パターン
を４個同時に形成する場合で、図には基板１０両面の導
体２−１ 、２−２間を導通させる導体のみを示してい
る。また、第３図（ｂ）は第゛６図Ｆ５１）のＨ部分の
詳細図である。両図に示すように、まずスナップオフラ
イン９上におけるス（板１の導体２間を導通させるべき
位置に０ 、５ ｍｍφ程度のスルーホールヲ設ケ、こ
のスルーホールの少なくとも一方の側に面取り加工を施
こし、しかる後に基板１の両面に導体２を形成する。そ
の結果第５図（Ｃ）、 （ｄｌに示すように導体２−１
．２−２の面取り部で両者が電気的に導通する。なお第
３図（Ｃ）は−刃側のみに面取シ加工を施こした弓合を
示し、第３図（ｄ）は両側から面取り加工を施こした場
合を示す。その後スナップオフライン９に沿って基板１
をスナップオンする。このことにより第４図（ａ） 、
（ｂｊに示すように導体２−１ 、 ２−２の端面で
両者は導通した状態となる。
路の基板の両面に形成する導体間を基板面積を増大さぜ
ることなく且つ容易に接続し得る混成集積回路の製造方
法を提供することを目的とする。かかる目的を達成する
本発明は、基板のスナ、プオフラライン上に０．５ｍｍ
ｐ程汲のスルーホールをもうけ、このスルーポールのす
くなくトモ一方の側に面取り方０工をほどこし、そのう
えに導体を形成して基板の両面間の導体を接続するよう
にした点をその技術思想の基４’＆とするものであノ）
９゜以下本発明の実施例を図面に基づき詳細に説明する
。第３図（ａ）に示すように、本実施例は導体パターン
を４個同時に形成する場合で、図には基板１０両面の導
体２−１ 、２−２間を導通させる導体のみを示してい
る。また、第３図（ｂ）は第゛６図Ｆ５１）のＨ部分の
詳細図である。両図に示すように、まずスナップオフラ
イン９上におけるス（板１の導体２間を導通させるべき
位置に０ 、５ ｍｍφ程度のスルーホールヲ設ケ、こ
のスルーホールの少なくとも一方の側に面取り加工を施
こし、しかる後に基板１の両面に導体２を形成する。そ
の結果第５図（Ｃ）、 （ｄｌに示すように導体２−１
．２−２の面取り部で両者が電気的に導通する。なお第
３図（Ｃ）は−刃側のみに面取シ加工を施こした弓合を
示し、第３図（ｄ）は両側から面取り加工を施こした場
合を示す。その後スナップオフライン９に沿って基板１
をスナップオンする。このことにより第４図（ａ） 、
（ｂｊに示すように導体２−１ 、 ２−２の端面で
両者は導通した状態となる。
このようにして形成したシングルライン形の混成集積回
路を第５図に示す。同図において第１図及び第２図と同
一部分には同一番号を付すとともにケーシングには特に
限定されないのでケーシングに要するポツテング剤７と
ケース８とは省略した。同図に示すように、本例の混成
集積回路は基板１の上部の端面で両面の導体２間の導通
をとっている。
路を第５図に示す。同図において第１図及び第２図と同
一部分には同一番号を付すとともにケーシングには特に
限定されないのでケーシングに要するポツテング剤７と
ケース８とは省略した。同図に示すように、本例の混成
集積回路は基板１の上部の端面で両面の導体２間の導通
をとっている。
以上実施例とともに具体的に説明したように、本発明に
よれば基板両面の導体間を導通させるための基板端面で
の導体形成が工程を追加する仁となく可能となり、しか
も複数個の混成集積回路について同時に行うことができ
生産効率が高まる。
よれば基板両面の導体間を導通させるための基板端面で
の導体形成が工程を追加する仁となく可能となり、しか
も複数個の混成集積回路について同時に行うことができ
生産効率が高まる。
第１図及び第２図は従来技術により得られる混成集積回
路を示す縦断面図、第３図（ａ）〜第５図（ｄ）及び第
４図（ａ） 、 （ｂ）は本発明の実施例を示す説明図
、第５図はその方法により得られる混成集積回路を示す
縦断面図である。 １・・・セラミック基板、２．２−１．２−２・・・導
体、９・・・スナップオフライン、１２・・・スルーホ
ール。
路を示す縦断面図、第３図（ａ）〜第５図（ｄ）及び第
４図（ａ） 、 （ｂ）は本発明の実施例を示す説明図
、第５図はその方法により得られる混成集積回路を示す
縦断面図である。 １・・・セラミック基板、２．２−１．２−２・・・導
体、９・・・スナップオフライン、１２・・・スルーホ
ール。
Claims (1)
- セラミック基板の両面に導体を形成し、スナップオフラ
インを設けて同時に複数個の杓合回路の導体を形成する
ｖｉ自回路の製造方法において、前記スナップオフライ
ン上にスルーホールを設け、味スルーホールの少なくと
も一方の側に面取り加工を施こし、その上に導体を形成
して複式側の複合回路を形成し、この状態のセラミノク
ツ、６板をスナップオフすることを特徴とするｉＪ７合
回路の製造
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10878283A JPS60797A (ja) | 1983-06-17 | 1983-06-17 | 複合回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10878283A JPS60797A (ja) | 1983-06-17 | 1983-06-17 | 複合回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60797A true JPS60797A (ja) | 1985-01-05 |
Family
ID=14493336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10878283A Pending JPS60797A (ja) | 1983-06-17 | 1983-06-17 | 複合回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60797A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5522021A (en) * | 1978-07-29 | 1980-02-16 | Jirou Hatano | Smoke preventing hood |
| JPS5730871U (ja) * | 1980-07-23 | 1982-02-18 | ||
| JPS5729180B2 (ja) * | 1973-11-27 | 1982-06-21 | ||
| JPS5842639A (ja) * | 1981-09-07 | 1983-03-12 | Toa Nenryo Kogyo Kk | ポリオレフイン組成物 |
-
1983
- 1983-06-17 JP JP10878283A patent/JPS60797A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5729180B2 (ja) * | 1973-11-27 | 1982-06-21 | ||
| JPS5522021A (en) * | 1978-07-29 | 1980-02-16 | Jirou Hatano | Smoke preventing hood |
| JPS5730871U (ja) * | 1980-07-23 | 1982-02-18 | ||
| JPS5842639A (ja) * | 1981-09-07 | 1983-03-12 | Toa Nenryo Kogyo Kk | ポリオレフイン組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0685423A (ja) | 電気アセンブリ | |
| EP1472915B1 (de) | Schaltungsträger und herstellung desselben | |
| US3566005A (en) | Circuit board with weld locations and process for producing the circuit board | |
| JPS6122693A (ja) | 多層配線基板およびその製造方法 | |
| JPS60797A (ja) | 複合回路の製造方法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP2517315B2 (ja) | 電子回路パッケ―ジ | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JPS5864095A (ja) | 接続用ピン付多層配線基板 | |
| KR940006436A (ko) | 다층인쇄 배선판 및 그 제조방법 | |
| JPS62200788A (ja) | 多層プリント板 | |
| JPS6141272Y2 (ja) | ||
| JPS60180186A (ja) | プリント基板 | |
| JPS63115394A (ja) | 電子回路パツケ−ジ | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPS614267A (ja) | 三次元実装回路モジユ−ル | |
| JPS58219752A (ja) | 混成集積回路の製造方法 | |
| JPH02273961A (ja) | リードフレームおよびそれを用いた混成集積回路 | |
| JPS6010799A (ja) | 電子回路装置 | |
| JPS6163081A (ja) | 電子回路部品およびその実装方法 | |
| JPH09199669A (ja) | プリント配線基板モジュール | |
| JP2002185100A (ja) | 回路基板実装部品のリード構造及び回路基板の部品リード接合部構造 | |
| JPS58465U (ja) | 混成集積回路 | |
| JPH06216539A (ja) | プリント配線板及び半導体装置 | |
| JPS63177587A (ja) | 混成集積回路の製造方法 |