JPS6080227A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6080227A JPS6080227A JP58188249A JP18824983A JPS6080227A JP S6080227 A JPS6080227 A JP S6080227A JP 58188249 A JP58188249 A JP 58188249A JP 18824983 A JP18824983 A JP 18824983A JP S6080227 A JPS6080227 A JP S6080227A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- protrusions
- substrate
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
配線月利として金属膜を使用する半導体装置の製造方法
に関するものである。
に関するものである。
（２）技術の背景
半導体装置の配線材料として多くの利点をもつアルミニ
ウム（ＡＩ）が広く使用されているのでここではＡＩを
例にとり説明する。ＡＩは基板に被着後配線パタニング
されその上に、気相成長法で４００℃程度でバソシベー
シッン模が被着される。この時非晶質Δｌの再結晶化が
起り、この結晶粒が表面の弱い部分を熱応力により押し
出し凸起を形成する。大きなものはその高さが１１．ｔ
ｍにも及ぶ。この凸起はＡＩ膜上のパッシベーション膜
に欠陥を与え、また多層配線構造では層間絶縁不良や配
線のｌｆｆ１蝕の原因となる。第１図において１は半導
゛体基板（以下載板と略記）を示し第１１ｈ目の凸起の
あるＡＩ膜２の上に絶縁膜４を被着すると凸起に倣って
絶縁膜も突出し１．この上にレジスト５を塗布するとレ
ジストはこの部分だけ薄く被着するため、他の部位をエ
ツチングする際例えば第１層目Δ１膜３上の絶縁膜に窓
あげ用のエツチングをするときエツチング液あるいはエ
ツチング・ガスに凸起部の絶縁膜が犯され、この部分で
第２１Ｆｉ目のＡＩ膜（図示されていない）が第１層目
のＡＩ膜と短絡することになる。このため凸起生成を防
止する方法が必要となる。
ウム（ＡＩ）が広く使用されているのでここではＡＩを
例にとり説明する。ＡＩは基板に被着後配線パタニング
されその上に、気相成長法で４００℃程度でバソシベー
シッン模が被着される。この時非晶質Δｌの再結晶化が
起り、この結晶粒が表面の弱い部分を熱応力により押し
出し凸起を形成する。大きなものはその高さが１１．ｔ
ｍにも及ぶ。この凸起はＡＩ膜上のパッシベーション膜
に欠陥を与え、また多層配線構造では層間絶縁不良や配
線のｌｆｆ１蝕の原因となる。第１図において１は半導
゛体基板（以下載板と略記）を示し第１１ｈ目の凸起の
あるＡＩ膜２の上に絶縁膜４を被着すると凸起に倣って
絶縁膜も突出し１．この上にレジスト５を塗布するとレ
ジストはこの部分だけ薄く被着するため、他の部位をエ
ツチングする際例えば第１層目Δ１膜３上の絶縁膜に窓
あげ用のエツチングをするときエツチング液あるいはエ
ツチング・ガスに凸起部の絶縁膜が犯され、この部分で
第２１Ｆｉ目のＡＩ膜（図示されていない）が第１層目
のＡＩ膜と短絡することになる。このため凸起生成を防
止する方法が必要となる。
（３）従来技術と問題点
ＡＩの凸起生成防止方法としてΔ１上に被膜を覆って凸
起を抑え込むと云う考え方に従って、適宜な被膜の材料
が検討されている。例えばＡＩ股上をスパッタにより酸
化シリコン（Ｓ ｉ Ｏ，）膜−ション膜とし“Ｃ第１
１５日Δｌ膜をカバーしまた第２層目ＡＩ膜との間の絶
縁のため用いられるものである。スパッタによる５ｉ０
２１１Ｊば凸起防止の効果はあるがその被着にＡｌ用と
は別の専用のスパッタ装置を必要とし、従って工程が複
雑となる。ＡＩと同一の装置を使用して、しかも凸起防
止に有効な被膜の検討が望まれる。
起を抑え込むと云う考え方に従って、適宜な被膜の材料
が検討されている。例えばＡＩ股上をスパッタにより酸
化シリコン（Ｓ ｉ Ｏ，）膜−ション膜とし“Ｃ第１
１５日Δｌ膜をカバーしまた第２層目ＡＩ膜との間の絶
縁のため用いられるものである。スパッタによる５ｉ０
２１１Ｊば凸起防止の効果はあるがその被着にＡｌ用と
は別の専用のスパッタ装置を必要とし、従って工程が複
雑となる。ＡＩと同一の装置を使用して、しかも凸起防
止に有効な被膜の検討が望まれる。
この他にＡ１表面を陽極酸化する方法も提案されている
が、特別の装置を必要としこの方法もまた工程が複雑と
なる。しかもこの方法ではＡＩをパタニングする以前に
しかできないので、パタニング後Ａ１の側面は何も覆わ
れ”ζいないことになり、ここに凸起が発生ずる欠点が
ある。
が、特別の装置を必要としこの方法もまた工程が複雑と
なる。しかもこの方法ではＡＩをパタニングする以前に
しかできないので、パタニング後Ａ１の側面は何も覆わ
れ”ζいないことになり、ここに凸起が発生ずる欠点が
ある。
（４） 発明の目的
本発明が上記従来の欠点を除き、配線用金属膜に生成す
る凸起の発生を防止する製造方法を提供することを目的
とするものである。
る凸起の発生を防止する製造方法を提供することを目的
とするものである。
着し該第ｉの金属膜をパタニング後、該第１の金属膜を
構成する金属より低温で金属全体が酸化する第２の金属
膜を少くとも該第１の金属膜を覆って被着し該第２の金
属膜を酸化する工程を有することを特徴とするものであ
る。
構成する金属より低温で金属全体が酸化する第２の金属
膜を少くとも該第１の金属膜を覆って被着し該第２の金
属膜を酸化する工程を有することを特徴とするものであ
る。
本発明は第１の金属膜において発生ずる凸起の防止に関
するものである。凸起の種類として（ａｌ被着時に発生
ずるもの、（ｂ）被着後の熱処理により発生ずるもの、
（Ｃ）配線膜に電界が加えられて金属内で金属イオンの
流れに不均一ができ金属イオンの集中のため生ずるもの
等があげられるが半導体装置製作−に最も大きな問題と
なるのはｌｂ）の種類である。この場合の発生原因は次
のように考えられる。
するものである。凸起の種類として（ａｌ被着時に発生
ずるもの、（ｂ）被着後の熱処理により発生ずるもの、
（Ｃ）配線膜に電界が加えられて金属内で金属イオンの
流れに不均一ができ金属イオンの集中のため生ずるもの
等があげられるが半導体装置製作−に最も大きな問題と
なるのはｌｂ）の種類である。この場合の発生原因は次
のように考えられる。
金属は半導体基板に比し熱膨張係数が大きいから加熱時
金属膜は圧縮応力をうＬ）、その応力を緩和するために
凸起ができると考えられる。冷却は凸起の高さは多少減
小するが凸起は残ったままになる。
金属膜は圧縮応力をうＬ）、その応力を緩和するために
凸起ができると考えられる。冷却は凸起の高さは多少減
小するが凸起は残ったままになる。
凸起発生の防止策として金属膜被着時の基板温度と後工
程の熱処理温度の差を小さくすれば熱処理時の熱応力も
小さくなり凸起の発生が抑えられる。そのため基板を加
熱しながら金属を被着する方法がとられＣいるが、例え
ばシリコン（Ｓｌ）基板上にＡＩを蒸着する場合基板温
度を２００〜４００℃に加熱しながら蒸着を行っても凸
起の密度は１０５〜Ｉ Ｑ３ｃｍ”ｌ呈度となり、効果
は十分とは云えない。さらに効果をあげるため本発明は
第１の金属膜上に第２の金属の酸化物の膜を被着して、
半導体基板−金属−金属酸化物のサントイ・ノチ構造に
し、加熱によって生ずる熱応力を緩和しようとするもの
でこ目的の金属酸化物の膜を被着する方法を提案するも
のである。
程の熱処理温度の差を小さくすれば熱処理時の熱応力も
小さくなり凸起の発生が抑えられる。そのため基板を加
熱しながら金属を被着する方法がとられＣいるが、例え
ばシリコン（Ｓｌ）基板上にＡＩを蒸着する場合基板温
度を２００〜４００℃に加熱しながら蒸着を行っても凸
起の密度は１０５〜Ｉ Ｑ３ｃｍ”ｌ呈度となり、効果
は十分とは云えない。さらに効果をあげるため本発明は
第１の金属膜上に第２の金属の酸化物の膜を被着して、
半導体基板−金属−金属酸化物のサントイ・ノチ構造に
し、加熱によって生ずる熱応力を緩和しようとするもの
でこ目的の金属酸化物の膜を被着する方法を提案するも
のである。
（６） 発明の実施例
本発明の実施例とし°Ｃ配線材料としてＡＩを用いて説
明する。第２図（８１は基板２１の上にＡＩ膜２２がパ
タニングされた状態を示し、厚さは約１μＩｎである。
明する。第２図（８１は基板２１の上にＡＩ膜２２がパ
タニングされた状態を示し、厚さは約１μＩｎである。
つぎに第２図（ｂｌにおい゛ζ基板全面にスパッタによ
りクンタル（Ｔａ） ２３ヲｌ ＯＯＯ程度度被着し、
酸素中で４５０℃３０分加熱すると第２図（Ｃ１に示さ
れるように］ａはタンタル酸化物（Ｔａｚ’０５＞２４
に変る。このＴ ａ ｚ Ｏｃ、膜が凸起の生成を防止
する役目をするものである。
りクンタル（Ｔａ） ２３ヲｌ ＯＯＯ程度度被着し、
酸素中で４５０℃３０分加熱すると第２図（Ｃ１に示さ
れるように］ａはタンタル酸化物（Ｔａｚ’０５＞２４
に変る。このＴ ａ ｚ Ｏｃ、膜が凸起の生成を防止
する役目をするものである。
しかも’Ｉ’ ａ□０９膜の窓あけはカバーのＰＳＧ膜
と同一エツチングで同時に行え、後の工程に支障を来さ
ない。また１’ａは絶縁物でないためＡＩと同じように
被着レートの大きいＤＣマグネトロン・スパッタ装置を
用いることができ量産工程に適している。
と同一エツチングで同時に行え、後の工程に支障を来さ
ない。また１’ａは絶縁物でないためＡＩと同じように
被着レートの大きいＤＣマグネトロン・スパッタ装置を
用いることができ量産工程に適している。
実施例においＣは第１の金属膜としてＡＩを用いたがこ
れをＡ Ｉ Ｓ ｉ ｓ Ａ １〜銅（Ｃｕ）、Ａｌ−
マグネシウム（Ｍｇ）等凸起の出やすい他の材料に変え
てもよく、また第２の金属膜としてＴａを用いたがこれ
を他の金属に変更してもよい。
れをＡ Ｉ Ｓ ｉ ｓ Ａ １〜銅（Ｃｕ）、Ａｌ−
マグネシウム（Ｍｇ）等凸起の出やすい他の材料に変え
てもよく、また第２の金属膜としてＴａを用いたがこれ
を他の金属に変更してもよい。
例えば比較的低温で酸化する高融点の遷移金属Ｔｉ、Ｗ
等も極めて有効である。
等も極めて有効である。
以上ｉ５ｉ！’！ｌｊしたように本発明による方法は配
線ｑｙ／の金属膜に生成する凸起の発生を防止し、かつ
早産工程に）西したものである。
線ｑｙ／の金属膜に生成する凸起の発生を防止し、かつ
早産工程に）西したものである。
第１図は凸起の害を説明する半導体基板の断面図、第２
１ツ１は本発明による製造方法を断面図で工程順に示す
。 ■、２１・・・半導体貼仮、 ２、 ３． ２２・・・ＡＩ膜、 ４・・・ＰＳＧ欣、 ５・・・レジスト ２３・・・′ｒａ映、 ２ ４ ・＝・ゴａ２０ｇ１％。 第 １ 図 第？図
１ツ１は本発明による製造方法を断面図で工程順に示す
。 ■、２１・・・半導体貼仮、 ２、 ３． ２２・・・ＡＩ膜、 ４・・・ＰＳＧ欣、 ５・・・レジスト ２３・・・′ｒａ映、 ２ ４ ・＝・ゴａ２０ｇ１％。 第 １ 図 第？図
Claims (1)
- 半導体基板」二に配線林料用の第１の金属膜を被着し該
第１の金属膜をパタニング後、該第１の金属膜を構成す
る金属より低温で金属全体が酸化する第２の金属膜を少
くとも該第１の金属膜を覆って被着し該第２の金属膜を
酸化する工程を有することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188249A JPS6080227A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188249A JPS6080227A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6080227A true JPS6080227A (ja) | 1985-05-08 |
Family
ID=16220387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188249A Pending JPS6080227A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080227A (ja) |
-
1983
- 1983-10-07 JP JP58188249A patent/JPS6080227A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845788B2 (ja) | コンタクトホールのプラグ形成方法 | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPS6080227A (ja) | 半導体装置の製造方法 | |
| JPH029450B2 (ja) | ||
| JPS62277750A (ja) | 多層配線の形成方法 | |
| JPH06350050A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS63308914A (ja) | アルミニウム合金配線の形成方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPS5852330B2 (ja) | 半導体装置の製造方法 | |
| JPS5951747B2 (ja) | 微小配線構造体 | |
| JPH0114709B2 (ja) | ||
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPS59115525A (ja) | 半導体装置の製造方法 | |
| JPS60178676A (ja) | トンネル型ジヨセフソン素子及びその製法 | |
| JPS60762A (ja) | 混成集積回路の製造方法 | |
| JPH04288834A (ja) | 半導体装置の製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS63142834A (ja) | 半導体装置 | |
| JPH0391240A (ja) | 金属電極配線の製造方法 | |
| JPH033926B2 (ja) | ||
| JPS61276330A (ja) | 被膜形成方法 | |
| JPS6248897B2 (ja) |