JPS6248897B2 - - Google Patents

Info

Publication number
JPS6248897B2
JPS6248897B2 JP2072181A JP2072181A JPS6248897B2 JP S6248897 B2 JPS6248897 B2 JP S6248897B2 JP 2072181 A JP2072181 A JP 2072181A JP 2072181 A JP2072181 A JP 2072181A JP S6248897 B2 JPS6248897 B2 JP S6248897B2
Authority
JP
Japan
Prior art keywords
metal
wiring
whisker
layer
crystals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2072181A
Other languages
English (en)
Other versions
JPS57133649A (en
Inventor
Hideaki Itakura
Katsuhiro Hirata
Haruhiko Abe
Masahiro Yoneda
Kyusaku Nishioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2072181A priority Critical patent/JPS57133649A/ja
Publication of JPS57133649A publication Critical patent/JPS57133649A/ja
Publication of JPS6248897B2 publication Critical patent/JPS6248897B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 この発明は、半導体装置の多層配線間の内部接
続を行う方法に関するものである。
半導体素子の高集積化および高速化を目的とし
て、電極配線の多層化あるいは素子の多層化がな
されつつある。このような場合においては、下方
の電極配線と上方の電極配線との内部接続あるい
は下方の電極配線と上方の基板との内部接続が必
要となつてくる。以下、従来の内部接続法を二層
配線の場合を例にとつて第1図を用いて説明す
る。
基板1の内部あるいは表面の加工を施した後、
第一の絶縁膜2を形成し、その上にアルミニウム
などの第一の金属膜3まスパツタ法或いは電子ビ
ーム蒸着法などにより形成した後(第1図a参
照)通常の写真製版工程を経て食刻し一層目の配
線4を完了する(第1図b参照)。次に、全面に
第二の絶縁膜5を形成し、一層目の配線4と二層
目の配線との接続が必要な箇所は第2の絶縁膜を
通常の写真製版工程を経て食刻し開口部6を形成
する(第1図c参照)。しかる後、アルミニウム
などの第二の金属膜7を形成した後(第1図d参
照)、通常の写真製版工程を経て食刻し二層目の
配線8を完了する。(第1図e参照) しかしながら、この従来の方法では、第二の絶
縁膜5が厚い場合には、第2図に示すように、一
層目の配線4と二層目の配線8との内部接続をと
ることが困難である。その理由は、二層目配線8
の金属膜の被覆性に限界があり、開口部6の段差
が大きくなると、それを覆いきれなくなるためで
ある。また開口部6の大きさが数μm以下と小さ
い場合にも被覆が困難になり内部接続がとれない
場合が生じてくる。
そこで、一層目金属のひげ状結晶の核を生成さ
せ、これを成長させて二層目金属との接続をとる
方法が提案されている。この方法を第3図を用い
て説明する。
基板1上に第一の絶縁膜2を形成した後、第1
図の場合と同様な工程を経て一層目の配線4を完
了する(第3図a)。次に全面に第二の絶縁膜5
を形成した後(第3図b)、300℃〜400℃程度の
熱処理を行うと、一層目の配線4の金属のひげ状
結晶10が成長する(第3図c)。この場合成長
させる長さは、第二の絶縁膜5の高さを越えるも
のとする。
一層目の配線金属4がアルミニウムの場合は、
通常、第二の絶縁膜5としてはCVD酸化膜ある
いはプラズマCVD窒化膜が用いられる。第二の
絶縁膜のパターニング用レジスト11を塗布した
場合、ひげ状結晶10を成長させた部分は段差が
大きいためピンホール12となる(第3図d)。
このピンホール12から第二の絶縁膜5をエツチ
ングしてヒゲ状結晶10を露出させた後、レジス
ト11を除去する(第3図e)。その後、二層目
の配線8を形成する(第3図f)。
しかしながら、この方法では、熱処理を行つた
場合に所望の位置以外の部分でもひげ状結晶が成
長し、絶縁不良の原因となる。
本発明は、このような欠点を除去するためにな
されたもので、所望の箇所にひげ状結晶の成長を
促進する金属を下敷することにより、絶縁不良の
ない半導体装置の製造方法を提供することを目的
としている。
以下、この発明の一実施例を第4図を用いて説
明する。基板1の内部あるいは表面の加工を施し
た後、第一の絶縁膜2を形成する。その上にチタ
ンタングステン膜13を形成し、通常の写真製版
工程を経て、内部接続をとる部分のみにチタンタ
ングステン膜13を残す。その後、一層目のアル
ミニウム配線4および第二の絶縁膜5を形成する
(第4図c)。その後、300℃〜400℃程度の熱処理
を行うとチタンタングステン膜13上のアルミニウ
ムにヒゲ状結晶9が成長する(第4図d)。チタ
ンタングステン膜13上のアルミニウム4ではヒ
ゲ状結晶9の核が生成しやすく、また結晶の成長
速度も、チタンタングステン膜13のない場合に
比べて約5倍速い。第二の絶縁膜5の厚さを越え
る高さまで成長させた以降は第3図に示したと同
じ工程を経て、二層目のアルミニウムの配線8を
完了する(第4図f)。
ヒゲ状結晶の成長条件は、配線金属の種類によ
り異なるが、例えばアルミニウムの場合は、300
℃前後の温度でヒートサイクルを加えるのが最も
良い。
なお、上記実施例では、一層目配線4と二層目
配線8の金属をアルミニウムとし、ヒゲが結晶を
促進する金属をチタンタングステンとした場合に
ついて示したが、チタンタングステン以外の他の
金属でも、促進効果があれば用いても良い。また
配線用の金属が他の種類の金属であれば、その金
属のヒゲ状結晶の成長を促進する金属を用いれば
良い。
また、上記実施例では一層の素子での二層配線
間の内部接続について示したが、三層配線以上の
多層配線の場合にも応用できる。また多層の素子
を積み重ねた、いわゆる三次元素子の場合にも応
用できる。その応用例を第5図に示す。図におい
て、14は二層目素子基板、15は三層目素子基
板、16は三層目配線で他は前記のものと同様で
ある。
以上のように、この発明によれば、絶縁膜をは
さんで接続をとりたい部分のみで金属間の接続が
得られ、絶縁不良をなくすことができ、かつ絶縁
膜の高さによらず確実な金属間接続が得られる。
また、内部接続を行う部分もひげ状形晶の大きさ
である数μm以下にできる。
【図面の簡単な説明】
第1図は従来の多層配線の内部接続法を示す側
面図、第2図は、従来法による接続不良を示す同
じく断面図、第3図はひげ状結晶成長を利用した
従来の内部接続法を示す断面図、第4図は本発明
の一実施例を示す多層配線の内部接続法を示す断
面図、第5図は本発明の内部接続法を三次元素子
に応用した他の実施例を示す断面図である。 なお、図中、同一符号は、同一、又は相当部分
を示す。1……半導体素子、4……一層目配線金
属、8……2層目の配線金属、9,10……ひげ
状結晶、13……ひげ状結晶の成長を促進する下
敷金属。

Claims (1)

  1. 【特許請求の範囲】 1 多層配線構造を有する半導体装置の製造にお
    いて、接続部分となる下方の電極配線金属のひげ
    状結晶(Whisker)を成長させて上方の電極配線
    との内部接続をとる場合において、上記下方の電
    極配線金属のひげ状結晶の成長を促進する金属を
    下敷する工程を加えたことを特徴とする半導体装
    置の製造方法。 2 上記下方の電極配線金属とひげ状結晶の成長
    を促進する金属との組合せが、アルミニウムとチ
    タン・タングステンであることを特徴とする特許
    請求の範囲第1項記載の半導体装置の製造方法。
JP2072181A 1981-02-12 1981-02-12 Manufacture of semiconductor device Granted JPS57133649A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2072181A JPS57133649A (en) 1981-02-12 1981-02-12 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2072181A JPS57133649A (en) 1981-02-12 1981-02-12 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS57133649A JPS57133649A (en) 1982-08-18
JPS6248897B2 true JPS6248897B2 (ja) 1987-10-16

Family

ID=12035028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2072181A Granted JPS57133649A (en) 1981-02-12 1981-02-12 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS57133649A (ja)

Also Published As

Publication number Publication date
JPS57133649A (en) 1982-08-18

Similar Documents

Publication Publication Date Title
JPS60115245A (ja) 半導体装置の製造方法
JPS639925A (ja) 半導体装置の製造方法
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
JPS6248897B2 (ja)
JPS61225837A (ja) 半導体装置の層間接続方法
JP2867443B2 (ja) 半導体装置の製造方法
JPH10172971A (ja) 半導体装置およびその製造方法
JPS5863150A (ja) 半導体装置の製造方法
JPH0754848B2 (ja) 半導体装置
JPS62155537A (ja) 半導体装置の製造方法
JPH0536844A (ja) 半導体装置
JPH0215634A (ja) 半導体装置とその製造方法
JPH04288834A (ja) 半導体装置の製造方法
JPH02156537A (ja) 半導体装置の製造方法
JPH0319222A (ja) 半導体装置の製造方法
JPS6057648A (ja) 金属配線パタ−ン形成方法
JPS6143855B2 (ja)
JPH0244143B2 (ja) Handotaisochinoseizohoho
JPH01192140A (ja) 半導体集積回路装置
JPS61100949A (ja) 多層配線の形成方法
JPH0697112A (ja) 半導体装置とその製造方法
JPH0330991B2 (ja)
JPS6347147B2 (ja)
JPH0433332A (ja) 半導体装置の製造方法
JPH0324784B2 (ja)