JPS6080814A - カメラのオフセツト自動補正回路 - Google Patents
カメラのオフセツト自動補正回路Info
- Publication number
- JPS6080814A JPS6080814A JP58188763A JP18876383A JPS6080814A JP S6080814 A JPS6080814 A JP S6080814A JP 58188763 A JP58188763 A JP 58188763A JP 18876383 A JP18876383 A JP 18876383A JP S6080814 A JPS6080814 A JP S6080814A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- circuit
- output
- value
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、−眼レフカメラの自動合焦装置において、そ
の自動合焦センサの出力をＡ／Ｄ変換したデジタル信号
を処理する場合に生じるオフセット電圧を自動的に補正
する回路に関する。
の自動合焦センサの出力をＡ／Ｄ変換したデジタル信号
を処理する場合に生じるオフセット電圧を自動的に補正
する回路に関する。
従来の一眼レフカメラとしては、次のものが知られてい
る。すなわち、レンズを通過した光の一部をミラーボッ
クス下部に導き、その下部に自動合焦センサを設け、そ
の自動合焦センサによって冑られた光電出力を電子回路
によって演算し、コントラストまたは位相差を検出する
ことによって、呪在のピント位置をファインダ内に表示
させまたは自動合焦レンズを動作させるものである。
る。すなわち、レンズを通過した光の一部をミラーボッ
クス下部に導き、その下部に自動合焦センサを設け、そ
の自動合焦センサによって冑られた光電出力を電子回路
によって演算し、コントラストまたは位相差を検出する
ことによって、呪在のピント位置をファインダ内に表示
させまたは自動合焦レンズを動作させるものである。
一方、最近の電子回路は、ノイズに強い点、精度が高い
点、扱い易い点等から、デジタル信号を処理するデジタ
ルＩＣが増加している。現に、マイクロコンピュータを
内蔵した一眼レフカメラも製品化されている。そして、
そのデジタル回路は、露出演算等の他の処理をも行なう
ために、次第に複雑化している。
点、扱い易い点等から、デジタル信号を処理するデジタ
ルＩＣが増加している。現に、マイクロコンピュータを
内蔵した一眼レフカメラも製品化されている。そして、
そのデジタル回路は、露出演算等の他の処理をも行なう
ために、次第に複雑化している。
また、前記自動合焦センサは、光電素子数が多いために
、各センサからの出力時間が短く、またＡ／Ｄ変換に比
較的時間がかかるので、電子回路では、一旦サンプルホ
ールドしてからＡ／Ｄ変換し、デジタル信号に変換して
いる。
、各センサからの出力時間が短く、またＡ／Ｄ変換に比
較的時間がかかるので、電子回路では、一旦サンプルホ
ールドしてからＡ／Ｄ変換し、デジタル信号に変換して
いる。
ところで、上記自動合焦センサの出力をサンプルホール
ドする場合にオペアンプおよび他の回路を使用するが、
このオペアンプおよび回路構成によって、オフセット誤
差が大きく変化する。そして、そのオフセット調整を行
なわずに、ビデオ信号をＡ／Ｄ変換したとすると、オフ
セット電圧が重畳されたビデオ信号値がＡ／Ｄ変換され
ることになり、好ましくない。
ドする場合にオペアンプおよび他の回路を使用するが、
このオペアンプおよび回路構成によって、オフセット誤
差が大きく変化する。そして、そのオフセット調整を行
なわずに、ビデオ信号をＡ／Ｄ変換したとすると、オフ
セット電圧が重畳されたビデオ信号値がＡ／Ｄ変換され
ることになり、好ましくない。
このために、従来は、オペアンプのオフセットによって
、その都度、抵抗値を調整するいわゆるトリミング抵抗
を使用した装置が採用されている。
、その都度、抵抗値を調整するいわゆるトリミング抵抗
を使用した装置が採用されている。
しかし、この装置は、オフセット電圧が互いに異なるオ
ペアンプについて補正できるものの、その調整が必要で
あるという問題があり、また温度ドリフトを補正できな
いという問題がある。
ペアンプについて補正できるものの、その調整が必要で
あるという問題があり、また温度ドリフトを補正できな
いという問題がある。
本発明は、上記従来の問題点に着目してなされたもので
、オフセット電圧を自動的に補正することができ、また
温度ドリフトを補償することができるカメラのオフセッ
ト自動補正回路を提供するものである。
、オフセット電圧を自動的に補正することができ、また
温度ドリフトを補償することができるカメラのオフセッ
ト自動補正回路を提供するものである。
この目的を達成するために、本発明は、サンプルホール
ド回路の出力端子にオフセットレジスタを接続し、サン
プルホールド回路が出力するオフセット電圧をＡ／Ｄ変
換し、この出力値を用いて前記オフセットレジスタの値
を、中央処理装置によって変化させてオフセット電圧を
補正し、オフセット電圧を所定の値に制御するものであ
る。
ド回路の出力端子にオフセットレジスタを接続し、サン
プルホールド回路が出力するオフセット電圧をＡ／Ｄ変
換し、この出力値を用いて前記オフセットレジスタの値
を、中央処理装置によって変化させてオフセット電圧を
補正し、オフセット電圧を所定の値に制御するものであ
る。
以下、添附図面に示す実施例に基づいて本発明を詳述す
る。第１図は、本発明の一実施例を示すブロック図であ
る。この図は、自動合焦回路を含めた一眼レフカメラの
電子回路の一部を示すブロック図である。ＣＣＤセンサ
１は、ミラーボックスの下部に設けられ、被写体からの
光を受けるものである。このＣＣＤセンサ１の出力は、
サンプルホールド回路２に送られ、このサンプルホール
ド回路２において、ビデオ成分、ダーク成分ごとにサン
プルホールドされ、その両者の差が演算される。すなわ
ち、その差がビデオ信号として出力される。
る。第１図は、本発明の一実施例を示すブロック図であ
る。この図は、自動合焦回路を含めた一眼レフカメラの
電子回路の一部を示すブロック図である。ＣＣＤセンサ
１は、ミラーボックスの下部に設けられ、被写体からの
光を受けるものである。このＣＣＤセンサ１の出力は、
サンプルホールド回路２に送られ、このサンプルホール
ド回路２において、ビデオ成分、ダーク成分ごとにサン
プルホールドされ、その両者の差が演算される。すなわ
ち、その差がビデオ信号として出力される。
オフセット補正回路３は、サンプルホールド回路２が出
力するオフセット誤差を補正するものである。マルチプ
レクサ７は、８■回路４％ ＡＶＯＯ路５、Ｓｖ回路６
、オフセット補正回路３の各出力信号を受け、そのうち
の１つを選択し、出力するものである。Ａ／Ｄ変挽変格
回路８マルチプレクサ７の出力をデジタル信号に変換す
るものであり、この変換された信号は、中央処理装！！
９に入力され、所定の演算が行なわれる。なお、この中
央処理装置９は、ＣＣＤセンサ１、サンプルホールド回
路２、オフセット補正回路３、マルチプレクサ７、Ａ／
Ｄ変挽変格回路８制御している。
力するオフセット誤差を補正するものである。マルチプ
レクサ７は、８■回路４％ ＡＶＯＯ路５、Ｓｖ回路６
、オフセット補正回路３の各出力信号を受け、そのうち
の１つを選択し、出力するものである。Ａ／Ｄ変挽変格
回路８マルチプレクサ７の出力をデジタル信号に変換す
るものであり、この変換された信号は、中央処理装！！
９に入力され、所定の演算が行なわれる。なお、この中
央処理装置９は、ＣＣＤセンサ１、サンプルホールド回
路２、オフセット補正回路３、マルチプレクサ７、Ａ／
Ｄ変挽変格回路８制御している。
第２図は、第１図において、マルチプレクサ７を省略す
るとともに、ＣＣＤセンサの流れを中心にして具体的に
示した回路図である。ＣＣＤセンサ１の出力端子には定
電流源１３が接続されている。アナログスイッチ１１は
、ＣＣＤセンサ１とオペアンプ１６の非反転入力端子と
の間に設けられ、その制御端子は中央処理装＠９に接続
されている。また、アナログスイッチ１２は、ＣＣＤセ
ンサ１とオペアンプ１７の非反転入力端子との間に設け
られ、その制御端子は中央処理装置９に接続されている
。オペアンプ１６．１７の非反転入力端子には、それぞ
れコンデンサＣＩ、Ｃ２が接続されている。
るとともに、ＣＣＤセンサの流れを中心にして具体的に
示した回路図である。ＣＣＤセンサ１の出力端子には定
電流源１３が接続されている。アナログスイッチ１１は
、ＣＣＤセンサ１とオペアンプ１６の非反転入力端子と
の間に設けられ、その制御端子は中央処理装＠９に接続
されている。また、アナログスイッチ１２は、ＣＣＤセ
ンサ１とオペアンプ１７の非反転入力端子との間に設け
られ、その制御端子は中央処理装置９に接続されている
。オペアンプ１６．１７の非反転入力端子には、それぞ
れコンデンサＣＩ、Ｃ２が接続されている。
さらに、アナログスイッチ１４は、基準電圧源４０とオ
ペアンプ１６の非反転入力端子との間に設けられ、その
制御端子は中央処理装置９に接続されている。また、ア
ナログスイッチ１５は、基準電圧源４０とオペアンプ１
７の非反転入力端子との間に設けられ、その制御端子は
アナログスイッチ１４の制御端子に接続されている。
ペアンプ１６の非反転入力端子との間に設けられ、その
制御端子は中央処理装置９に接続されている。また、ア
ナログスイッチ１５は、基準電圧源４０とオペアンプ１
７の非反転入力端子との間に設けられ、その制御端子は
アナログスイッチ１４の制御端子に接続されている。
サンプルホールド回路１８は、アナログスイッチ１１．
１４とコンデンサＣ１とオペアンプ１６とによって構成
されている。また、サンプルホールド回路１９は、アナ
ログスイッチ１２．１５とコンデンサＣ２とオペアンプ
１７とによって構成されている。これらサンプルホール
ド回路１８と１９とが、第１図のサンプルホールド回路
２に対応するものである。オペアンプ１６．１７の出力
端子の間には、抵抗Ｒ１，Ｒ３，Ｒ２の直列抵抗が接続
され、抵抗Ｒ１とＲ３との接続点と、オペアンプ１６の
反転端子とが接続され、抵抗Ｒ２とＲ３との接続点と、
オペアンプ１７の反転端子とが接続されている。
１４とコンデンサＣ１とオペアンプ１６とによって構成
されている。また、サンプルホールド回路１９は、アナ
ログスイッチ１２．１５とコンデンサＣ２とオペアンプ
１７とによって構成されている。これらサンプルホール
ド回路１８と１９とが、第１図のサンプルホールド回路
２に対応するものである。オペアンプ１６．１７の出力
端子の間には、抵抗Ｒ１，Ｒ３，Ｒ２の直列抵抗が接続
され、抵抗Ｒ１とＲ３との接続点と、オペアンプ１６の
反転端子とが接続され、抵抗Ｒ２とＲ３との接続点と、
オペアンプ１７の反転端子とが接続されている。
また、オペアンプ１６の出力端子とオペアンプ２０の非
反転入力端子との間に抵抗Ｒ４が接続され、オペアンプ
１７の出力端子とオペアンプ２０の反転入力端子との間
に抵抗Ｒ５が接続されている。オペアンプ２０の反転入
力端子と出力端子との間に抵抗Ｒ６が接続され、その非
反転入力端子と基準電圧源４０との間に抵抗Ｒ７が接続
されている。オペアンプ２０の出力端子とコンパレータ
２６の反転入力端子Ｐとの間に抵抗Ｒ８が接続され、電
源端子Ｖｃｃとコンパレータ２６の反転入力端子との間
に定電流源２１が設けられている。そして、定電流源２
２とアナログスイッチ２７との直列回路、定電流源２３
とアナログスイッチ２８との直列回路、定電流源２４と
アナログスイッチ２９との直列回路、定電流源２５とア
ナログスイッチ３０との直列回路が、コンパレータ２６
の反転入力端子とグランドとの間に接続される。
反転入力端子との間に抵抗Ｒ４が接続され、オペアンプ
１７の出力端子とオペアンプ２０の反転入力端子との間
に抵抗Ｒ５が接続されている。オペアンプ２０の反転入
力端子と出力端子との間に抵抗Ｒ６が接続され、その非
反転入力端子と基準電圧源４０との間に抵抗Ｒ７が接続
されている。オペアンプ２０の出力端子とコンパレータ
２６の反転入力端子Ｐとの間に抵抗Ｒ８が接続され、電
源端子Ｖｃｃとコンパレータ２６の反転入力端子との間
に定電流源２１が設けられている。そして、定電流源２
２とアナログスイッチ２７との直列回路、定電流源２３
とアナログスイッチ２８との直列回路、定電流源２４と
アナログスイッチ２９との直列回路、定電流源２５とア
ナログスイッチ３０との直列回路が、コンパレータ２６
の反転入力端子とグランドとの間に接続される。
また、たとえば定電流′１ｆＡ２５の電流値をＩ／８と
すれば、定電流源２４．２３．２２の電流値をそれぞれ
Ｉ／４．１／２．１というように、複数個の定電流源２
５．２４．２３．２２は、その電流値が整数倍の関係に
ある。
すれば、定電流源２４．２３．２２の電流値をそれぞれ
Ｉ／４．１／２．１というように、複数個の定電流源２
５．２４．２３．２２は、その電流値が整数倍の関係に
ある。
オフセットレジスタ３１は、４ビツトのバスを介して中
央処理装置９から制御され、各制御端子を介してアナロ
グスイッチ２７．２８，２９．３０を１ＩＩＩＩＩシて
いる。これら定電１１ｆ１２１，２２゜２３．２４．２
５と、アナログスイッチ２７，２８．２９．３０と、抵
抗Ｒ８と、オフセットレジスタ３１とによって、第１図
に示したオフセット補正回路３を構成している。
央処理装置９から制御され、各制御端子を介してアナロ
グスイッチ２７．２８，２９．３０を１ＩＩＩＩＩシて
いる。これら定電１１ｆ１２１，２２゜２３．２４．２
５と、アナログスイッチ２７，２８．２９．３０と、抵
抗Ｒ８と、オフセットレジスタ３１とによって、第１図
に示したオフセット補正回路３を構成している。
コンパレータ２６の出力端子は逐次比較レジスタ３２に
接続され、この逐次比較レジスタ３２の出力信号は、Ｄ
／Ａ変換器３４を介してコンパレータ２６の非反転入力
端子に送られるとともに、中央処理装＠９に送られる。
接続され、この逐次比較レジスタ３２の出力信号は、Ｄ
／Ａ変換器３４を介してコンパレータ２６の非反転入力
端子に送られるとともに、中央処理装＠９に送られる。
Ｄ／Ａ変換器３４は基準電圧源４０から基準電圧Ｖ ｒ
ｅｆが供給されている。逐次比較レジスタ３２はクロッ
ク発生器３３からのクロック信号によって駆動される。
ｅｆが供給されている。逐次比較レジスタ３２はクロッ
ク発生器３３からのクロック信号によって駆動される。
コンパレータ２６と、逐次比較レジスタ３２と、Ｄ／Ａ
変換器３４と、クロック発生器３３と、基準電圧源４０
とによって、第１図に示すＡ／Ｄ変換回路８が構成され
ている。このＡ／Ｄ変換回路８は逐次比較形である。
変換器３４と、クロック発生器３３と、基準電圧源４０
とによって、第１図に示すＡ／Ｄ変換回路８が構成され
ている。このＡ／Ｄ変換回路８は逐次比較形である。
まず、ＣＣＤセンサ１の出力形式がオープンドレイン形
式になっているので、定電流源１３をそのトレインに接
続することによって、ＣＣＤセンサ１の出力電圧が取り
出される。ＣＣＤセンサ１の出力信号は、ダーク信号と
、このダーク信号に重畳されたビデオ信号成分とから成
っている。このため、一旦、ダーク信号とビデオ信号と
に分けて取出し、その後に、その差をめてビデオ信号と
する。ＣＣＤセンサ１の出力信号は、アナログスイッチ
１１．１２において、中央処理装＠９からのサンプル信
号φｄｓ、φＶＳによって、ダーク信号およびビデオ（
ｉｔ号に分割され、各々サンプルされる。そして、コン
デンサＣ１，Ｃ２に、それぞれダーク信号Ｖｄ、ビデオ
信号ＶＶがホールドされる。
式になっているので、定電流源１３をそのトレインに接
続することによって、ＣＣＤセンサ１の出力電圧が取り
出される。ＣＣＤセンサ１の出力信号は、ダーク信号と
、このダーク信号に重畳されたビデオ信号成分とから成
っている。このため、一旦、ダーク信号とビデオ信号と
に分けて取出し、その後に、その差をめてビデオ信号と
する。ＣＣＤセンサ１の出力信号は、アナログスイッチ
１１．１２において、中央処理装＠９からのサンプル信
号φｄｓ、φＶＳによって、ダーク信号およびビデオ（
ｉｔ号に分割され、各々サンプルされる。そして、コン
デンサＣ１，Ｃ２に、それぞれダーク信号Ｖｄ、ビデオ
信号ＶＶがホールドされる。
次に、抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ７およびオペアンプ２
０に♂って構成される差動増幅回路によって、前記ダー
ク信号Ｖｄとビデオ信号Ｖｖとの差が出力される。ここ
で、抵抗Ｒ７の一端を基準出力の基準は基準電圧Ｖ ｒ
ｅｆとなる。
０に♂って構成される差動増幅回路によって、前記ダー
ク信号Ｖｄとビデオ信号Ｖｖとの差が出力される。ここ
で、抵抗Ｒ７の一端を基準出力の基準は基準電圧Ｖ ｒ
ｅｆとなる。
ここで、抵抗Ｒ４の値とＲ５の値とを同じにし、抵抗Ｒ
６の値とＲ７の値とを同じにし、オペアンプ１６，１７
．２０の入力オフセット電圧を、それぞれＶＯ３１、Ｖ
Ｏ３２、ＶＱＳ３とすると、最終的なオペアンプ２０の
出力電圧Ｖｏｕｔは、Ｖｏｕｔ ＝ （Ｒ６／Ｒ４）（
１＋（Ｒ１＋Ｒ２）／Ｒ３） （Ｖｖ−Ｖｄ＋Ｖｏｓ２
−Ｖｏｓｌ ）＋ （１＋ （Ｒ６／Ｒ４） ） ・Ｖ
ｏｓ３ ＋Ｖｒｅｆ −−−−−−−−−■となる。
６の値とＲ７の値とを同じにし、オペアンプ１６，１７
．２０の入力オフセット電圧を、それぞれＶＯ３１、Ｖ
Ｏ３２、ＶＱＳ３とすると、最終的なオペアンプ２０の
出力電圧Ｖｏｕｔは、Ｖｏｕｔ ＝ （Ｒ６／Ｒ４）（
１＋（Ｒ１＋Ｒ２）／Ｒ３） （Ｖｖ−Ｖｄ＋Ｖｏｓ２
−Ｖｏｓｌ ）＋ （１＋ （Ｒ６／Ｒ４） ） ・Ｖ
ｏｓ３ ＋Ｖｒｅｆ −−−−−−−−−■となる。
次に、抵抗Ｒ１の値とＲ２の値とを同じにし、抵抗Ｒ４
の値とＲ６の値とを同じにし、制御信号φＯ８をＨｌに
し、サンプルホールド回路１８．１９の入力電圧をそれ
ぞれ基準電圧源４０の電圧を基準電圧■ｒｅｆニした場
合、Ｖ Ｖ ＝ Ｖ ｄ ＝ Ｖ ｒｅｆであるから、
その出力電圧ｖｏｕｔは、Ｖｏｕｔ ＝ （１＋２・Ｒ
１／Ｒ３） ・（Ｖｏｓ２−ＶＯ８＋）＋２・Ｖ ０３
３ ＋ Ｖ ｒｅｆ・・・・・・・・・・・・・・・・
・・■となる。したがって、オフセット電圧Ｖ ｏｆｆ
ｓｅｔは、Ｖｏｒｆｓｅｔ −（１＋２ ・Ｒ１／Ｒ３
） ・（Ｖｏｓ２−ＶＯ８１）＋２ ・Ｖｏｓ３ ・・
・・・・・・・・・・・・・・・・・・・・・・・・・
■となる。
の値とＲ６の値とを同じにし、制御信号φＯ８をＨｌに
し、サンプルホールド回路１８．１９の入力電圧をそれ
ぞれ基準電圧源４０の電圧を基準電圧■ｒｅｆニした場
合、Ｖ Ｖ ＝ Ｖ ｄ ＝ Ｖ ｒｅｆであるから、
その出力電圧ｖｏｕｔは、Ｖｏｕｔ ＝ （１＋２・Ｒ
１／Ｒ３） ・（Ｖｏｓ２−ＶＯ８＋）＋２・Ｖ ０３
３ ＋ Ｖ ｒｅｆ・・・・・・・・・・・・・・・・
・・■となる。したがって、オフセット電圧Ｖ ｏｆｆ
ｓｅｔは、Ｖｏｒｆｓｅｔ −（１＋２ ・Ｒ１／Ｒ３
） ・（Ｖｏｓ２−ＶＯ８１）＋２ ・Ｖｏｓ３ ・・
・・・・・・・・・・・・・・・・・・・・・・・・・
■となる。
ここで、オペアンプ１６．１７の入力構成をＦＥＴ入力
にすると、オペアンプ１６．１７単体でのオフセット電
圧は、約±３０ｍＶになる。また、オペアンプ２０のオ
フセット電圧を無視し、上記０式中の（１＋２・Ｒ１／
Ｒ３）を１にすると、オフセット補正回路３全体のオフ
セット電圧は、最大で±６０１１１ｖとなる。
にすると、オペアンプ１６．１７単体でのオフセット電
圧は、約±３０ｍＶになる。また、オペアンプ２０のオ
フセット電圧を無視し、上記０式中の（１＋２・Ｒ１／
Ｒ３）を１にすると、オフセット補正回路３全体のオフ
セット電圧は、最大で±６０１１１ｖとなる。
次に、定電流＋１！２１．２２の電流値を１とし、定電
流源２３．２４．２５の電流値を、それぞれ１／２．［
／４．Ｉ／８とする。また、定電流源２２．２３．２４
．２５が全てオフ状態であるとすると、定電流源２１の
電流■は、抵抗Ｒ８を介してオペアンプ２０へ全て流れ
、Ｐ点電位は、Ｖｏｕｔ ＋ ｌ−Ｒ８になり、ｌ−Ｒ
８分の電位が上昇する。また、たとえば定電流源２２お
よび２３がオーンのときには、定電流源２１を流れる電
流■との差である１／２の電流がオペアンプ２０から抵
抗Ｒ８を介して定電流源方向へ流れ、Ｐ点電位は、Ｖｏ
ｕｔ −１・（、Ｒ，８） ／ ２になる。したがって
、サンプルホールド回路１８．１９の入力を同一電位に
した場合におけるＰ点の電位ｖＰは、ＶＰ＝（１＋２・
Ｒ１／Ｒ３）（Ｖｏｓ２−Ｖｏｓｌ ） ＋２−Ｖｏｓ
３ ＋Ｖｒｅｆ ＋ （１−ａｌ−１−Ｒ２−１／２−
Ｒ３−Ｉ／４−Ｒ４−１／８） Ｒ−■で表される。但
し、ａｌ、Ｒ２，Ｒ３，Ｒ４は、状態によって、０また
は１の値をとる。
流源２３．２４．２５の電流値を、それぞれ１／２．［
／４．Ｉ／８とする。また、定電流源２２．２３．２４
．２５が全てオフ状態であるとすると、定電流源２１の
電流■は、抵抗Ｒ８を介してオペアンプ２０へ全て流れ
、Ｐ点電位は、Ｖｏｕｔ ＋ ｌ−Ｒ８になり、ｌ−Ｒ
８分の電位が上昇する。また、たとえば定電流源２２お
よび２３がオーンのときには、定電流源２１を流れる電
流■との差である１／２の電流がオペアンプ２０から抵
抗Ｒ８を介して定電流源方向へ流れ、Ｐ点電位は、Ｖｏ
ｕｔ −１・（、Ｒ，８） ／ ２になる。したがって
、サンプルホールド回路１８．１９の入力を同一電位に
した場合におけるＰ点の電位ｖＰは、ＶＰ＝（１＋２・
Ｒ１／Ｒ３）（Ｖｏｓ２−Ｖｏｓｌ ） ＋２−Ｖｏｓ
３ ＋Ｖｒｅｆ ＋ （１−ａｌ−１−Ｒ２−１／２−
Ｒ３−Ｉ／４−Ｒ４−１／８） Ｒ−■で表される。但
し、ａｌ、Ｒ２，Ｒ３，Ｒ４は、状態によって、０また
は１の値をとる。
したがって、ａｌ、Ｒ２，Ｒ３，Ｒ４を適当に決めるこ
とによって、＋Ｉ−Ｒから−（７／８）Ｉ−Ｒまで電圧
を変化させることができ、■式第１項および第２項のオ
フセット値を補正づることが可能である。
とによって、＋Ｉ−Ｒから−（７／８）Ｉ−Ｒまで電圧
を変化させることができ、■式第１項および第２項のオ
フセット値を補正づることが可能である。
なお、このＤ／Ａ変換部分の分解能は（１／８）・Ｒで
あり、オフセット補正回路３中のレジスター、スイッチ
、定電流源の数を増加することによって、分解能を増加
し、またオフセット調整範囲を拡大することができる。
あり、オフセット補正回路３中のレジスター、スイッチ
、定電流源の数を増加することによって、分解能を増加
し、またオフセット調整範囲を拡大することができる。
このようにして、サンプルホールドしたビデオ信＠値に
、Ｄ／Ａ変換した所定の電圧を重畳することによって、
そのオフセット電圧を補正できる。
、Ｄ／Ａ変換した所定の電圧を重畳することによって、
そのオフセット電圧を補正できる。
そして、オフセットを除去した出力をＡ／Ｄ変挽回路８
に送る。なお、中央処理装置９は、ＣＣＤセンサ１、ア
ナログスイッチ１１，１２．１３゜１４、オフレット補
正回路３中のオフセットレジスタ３１を制御し、Ａ／Ｄ
変換回路８からの信号を受けて演篩処理する。
に送る。なお、中央処理装置９は、ＣＣＤセンサ１、ア
ナログスイッチ１１，１２．１３゜１４、オフレット補
正回路３中のオフセットレジスタ３１を制御し、Ａ／Ｄ
変換回路８からの信号を受けて演篩処理する。
第３図は上記実施例のタイムチャートであり、第４図は
上記実施例のフローチャートである。
上記実施例のフローチャートである。
これら第３．４図を参照しながら、中央処理装置９から
の命令に応じてオフセット補正が実行される様子を説明
する。
の命令に応じてオフセット補正が実行される様子を説明
する。
なお、Ａ／Ｄ変挽回路８および中央処理装置９の分解能
は、一般的な８ビツト構成とづる。まず、ＣＣＤセンサ
１の値をサンプルホールドする前に、オフセット補正を
終了させるために、積分開始直前にオフセット補正を行
なう。ずなわら、中央処理装置９からアナログスイッチ
１１．１２にそれぞれ送られる信号φｄｓおよび信号φ
ＶＳをＬＯにすることによって、ＣＣＤセンサ１側から
サンプルホールド回路１８．１９に向う信号を遮断する
。
は、一般的な８ビツト構成とづる。まず、ＣＣＤセンサ
１の値をサンプルホールドする前に、オフセット補正を
終了させるために、積分開始直前にオフセット補正を行
なう。ずなわら、中央処理装置９からアナログスイッチ
１１．１２にそれぞれ送られる信号φｄｓおよび信号φ
ＶＳをＬＯにすることによって、ＣＣＤセンサ１側から
サンプルホールド回路１８．１９に向う信号を遮断する
。
次いで、アナログスイッチ１４．１５に送られる信号φ
Ｏ８をＨｌにすることによって、サンプルホールド回路
１８．１９の入力を基準電圧Ｖ ｒｅｆに設定する。こ
の場合、オペアンプ２０の出力は、式■に示したｙｏｕ
ｔになる。
Ｏ８をＨｌにすることによって、サンプルホールド回路
１８．１９の入力を基準電圧Ｖ ｒｅｆに設定する。こ
の場合、オペアンプ２０の出力は、式■に示したｙｏｕ
ｔになる。
ここで、中央処理装置９からの命令によって、オフセッ
トレジスタ３１の内容なｏｏｏｏに初期設定する。この
場合、定電流源２２．２３．２４゜２５は全てオフとな
り、定電流＃＋２１の電流Ｉは、抵抗Ｒ８を介してオペ
アンプ２０に流れる。つまり０式において、ａｉ＝８２
＝８３＝８４＝ｏの状態であり、Ｐ点の電位はＶＰ＝Ｖ
ｏｕｔ ＋ Ｉ −Ｒ８となる。この値がＡ／Ｄ変挽回
路８によってデジタル伍に変換され、中央処理装置９に
入力される。一方、基準電圧Ｖ ｒｅｆがＡ／Ｄ変換さ
れた値に対応する。ｏｏｏｏｏｏｏが予め中央処理装置
に記憶されていて、これら２値を比較する。
トレジスタ３１の内容なｏｏｏｏに初期設定する。この
場合、定電流源２２．２３．２４゜２５は全てオフとな
り、定電流＃＋２１の電流Ｉは、抵抗Ｒ８を介してオペ
アンプ２０に流れる。つまり０式において、ａｉ＝８２
＝８３＝８４＝ｏの状態であり、Ｐ点の電位はＶＰ＝Ｖ
ｏｕｔ ＋ Ｉ −Ｒ８となる。この値がＡ／Ｄ変挽回
路８によってデジタル伍に変換され、中央処理装置９に
入力される。一方、基準電圧Ｖ ｒｅｆがＡ／Ｄ変換さ
れた値に対応する。ｏｏｏｏｏｏｏが予め中央処理装置
に記憶されていて、これら２値を比較する。
ここで、Ａ／Ｄ変換された出力値がｖ ｒａｔよりも高
ければ、オーバーフローとなり、その出力は００ とな
るために、レジスタの内容を１増加して同じ操作を繰り
返す。もし、Ａ／Ｄ変換値が、００Ｈ以外の値ならば、
そのときにはｙｒｅｒに達していないのであるから、オ
フセットレジスタの値はｏｏｏｏの状態であり、オフレ
ット補正は終了したことになる。
ければ、オーバーフローとなり、その出力は００ とな
るために、レジスタの内容を１増加して同じ操作を繰り
返す。もし、Ａ／Ｄ変換値が、００Ｈ以外の値ならば、
そのときにはｙｒｅｒに達していないのであるから、オ
フセットレジスタの値はｏｏｏｏの状態であり、オフレ
ット補正は終了したことになる。
次に、何回かレジスタの内容を１づつ増加してＡ／Ｄ変
換を繰り返し、００Ｈからそれ以外の値になったならば
、そのときに、出力値がｖｒｅｒよりも大きな値からそ
のＶｒｅｆよりも小さな値になったのであり、そのとき
のオフセットレジスタ３１の値を中央処理装置９が記憶
し、これによってオフセット補正が完了する。もし、レ
ジスタの内容が１１１１まで達してもＡ／Ｄ変換値が０
０Ｈから変化しない場合には、オフセットレジスター１
１１の内容を最良値と考えて補正動作を終了する。
換を繰り返し、００Ｈからそれ以外の値になったならば
、そのときに、出力値がｖｒｅｒよりも大きな値からそ
のＶｒｅｆよりも小さな値になったのであり、そのとき
のオフセットレジスタ３１の値を中央処理装置９が記憶
し、これによってオフセット補正が完了する。もし、レ
ジスタの内容が１１１１まで達してもＡ／Ｄ変換値が０
０Ｈから変化しない場合には、オフセットレジスター１
１１の内容を最良値と考えて補正動作を終了する。
上記説明は、サンプルホールド回路１８．１９のオフセ
ット誤差を補正する場合にＡ／Ｄ変挽回路８を使用した
ものであるが、Ａ／Ｄ変換回路８全体を使用しなくても
、Ａ／Ｄ変挽回路８中に設けられているコンパレータ２
６と基準電圧源４０とだけを使用するようにしてもよい
。すなわち、サンプルホールド回路１８．１９のオフセ
ットを補正する場合、コンパレータ２６を逐次比較レジ
スタ３２と切り離し、そのコンパレータ２６の出力信号
を中央処理装置９に直接印加する。そして、コンパレー
タ２６の非反転入力端子もＤ／Ａ変換器３４から切り離
し、その非反転入力端子を基準電圧源４０の出力に接続
する。
ット誤差を補正する場合にＡ／Ｄ変挽回路８を使用した
ものであるが、Ａ／Ｄ変換回路８全体を使用しなくても
、Ａ／Ｄ変挽回路８中に設けられているコンパレータ２
６と基準電圧源４０とだけを使用するようにしてもよい
。すなわち、サンプルホールド回路１８．１９のオフセ
ットを補正する場合、コンパレータ２６を逐次比較レジ
スタ３２と切り離し、そのコンパレータ２６の出力信号
を中央処理装置９に直接印加する。そして、コンパレー
タ２６の非反転入力端子もＤ／Ａ変換器３４から切り離
し、その非反転入力端子を基準電圧源４０の出力に接続
する。
この場合の動作も、第４図に示したフローチャートと同
様である。また、コンパレータ２６によって基準電圧Ｖ
ｒｅｆとＰ点の電圧とを比較することになる。オフセ
ットレジスタ３１の内容をｏ。
様である。また、コンパレータ２６によって基準電圧Ｖ
ｒｅｆとＰ点の電圧とを比較することになる。オフセ
ットレジスタ３１の内容をｏ。
００から次第に変化し、コンパレータ２６の出力がＬＯ
からＨｌに変化したときにおけるオフセットレジスタ３
１の値を記憶することによって、オフセット補正動作が
終了する。この実施例は、第２図に示した実施例よりも
応答時間が速くなるので、中央処理装置９が他の演算を
実行する場合にその負担が軽減するという利点がある。
からＨｌに変化したときにおけるオフセットレジスタ３
１の値を記憶することによって、オフセット補正動作が
終了する。この実施例は、第２図に示した実施例よりも
応答時間が速くなるので、中央処理装置９が他の演算を
実行する場合にその負担が軽減するという利点がある。
また、上記オフセット補正を行なうタイミングとしては
、電源投入時に設定するかまたは、ＣＣＤセンサ１の出
力タイミングに合せて一定時間ごとに設定するようにし
てもよい。さらに、温度が変化した場合でも、温度ドリ
フトによる影響を受けない。またＡ／Ｄ変挽回路による
Ａ／Ｄ変換は、オフセット補正の場合またはｃ ＣＤ
センサ１のみならず、３ｖ回路４、Ｓｖ回路５、ＡＶ回
路６に対しても行なうので、非常に効率的である。
、電源投入時に設定するかまたは、ＣＣＤセンサ１の出
力タイミングに合せて一定時間ごとに設定するようにし
てもよい。さらに、温度が変化した場合でも、温度ドリ
フトによる影響を受けない。またＡ／Ｄ変挽回路による
Ａ／Ｄ変換は、オフセット補正の場合またはｃ ＣＤ
センサ１のみならず、３ｖ回路４、Ｓｖ回路５、ＡＶ回
路６に対しても行なうので、非常に効率的である。
オフセット補正を行なうのは、センサ１からの出力がな
い場合である。そのときに、制御信号φＯ８をｌ（ｉに
して、オペアンプ１６．１７の入力をＶ ｒｅｆにし、
出力値に含まれるオフセット値を■ミ■式に従って補正
する。したがって、オフセットが無ければ、ｖ ｏｕｔ
−ｖ ｒｅｒになる。
い場合である。そのときに、制御信号φＯ８をｌ（ｉに
して、オペアンプ１６．１７の入力をＶ ｒｅｆにし、
出力値に含まれるオフセット値を■ミ■式に従って補正
する。したがって、オフセットが無ければ、ｖ ｏｕｔ
−ｖ ｒｅｒになる。
なお、サンプルホールド回路１８，１９、差動増幅回路
のオフセット電圧はＡ／Ｄ変挽回路８においてＡ／Ｄ変
換され、この変換値と基準電圧ＶｒｅｆのＡ／Ｄ変換値
００Ｈとが中央処理装置９で比較される。そして、中央
処理装置９からオフセットレジスタに命令を送ってレジ
スタの値を変える。このときのＶｐの値を再びＡ／Ｄ変
換して比較する。これらの操作を繰り返す。また、場合
によっては、オフセットレジスタの値を１１１１から始
め、Ｖｐを基準電圧Ｖ ｒｅｆよりも下げて低い値から
基準電圧Ｖ ｒｅｆにすることも可能である。
のオフセット電圧はＡ／Ｄ変挽回路８においてＡ／Ｄ変
換され、この変換値と基準電圧ＶｒｅｆのＡ／Ｄ変換値
００Ｈとが中央処理装置９で比較される。そして、中央
処理装置９からオフセットレジスタに命令を送ってレジ
スタの値を変える。このときのＶｐの値を再びＡ／Ｄ変
換して比較する。これらの操作を繰り返す。また、場合
によっては、オフセットレジスタの値を１１１１から始
め、Ｖｐを基準電圧Ｖ ｒｅｆよりも下げて低い値から
基準電圧Ｖ ｒｅｆにすることも可能である。
このときには、１回のＡ／Ｄ変換のみで、基準電圧Ｖ
ｒｅｆとどの程度前れているかがわかり、中央処理装置
９の処理によって、−気にオフセットレジスタの値を変
えて補正を完了することも可能である。
ｒｅｆとどの程度前れているかがわかり、中央処理装置
９の処理によって、−気にオフセットレジスタの値を変
えて補正を完了することも可能である。
上記のように、本発明は、サンプルホールド回路におけ
るオフセット誤差を自動的に補正することができ、その
分解能が不足する場合には、Ｄ／Ａ変換手段におけるビ
ット数を増加することによってその分解能を容易に向上
することができるという効果を有する。
るオフセット誤差を自動的に補正することができ、その
分解能が不足する場合には、Ｄ／Ａ変換手段におけるビ
ット数を増加することによってその分解能を容易に向上
することができるという効果を有する。
第１図は本発明の一実施例を示すブロック図であり一眼
レフカメラの電子回路を示す図、第２図は第１図のオフ
セット補正を行なうＣＯＤラインセンサの流れを中心に
具体的な例を示す回路図、第３図は上記実施例のタイム
チャート、第４図は同実施例のフローチャートである。 １・・・ＣＣＤセンサ、２・・・サンプルホールド回路
、 、３・・・オフセット補正回路、７・・・マルチプ
レクサ、８・・・Ａ／Ｄ変換回路、９・・・中央処理装
置、１１゜１２．１４．１５・・・アナログスイッチ、
１６，１７．２０・・・オペアンプ、１８．１９・・・
サンプルホールド回路、２１，２２，２３，２４．２５
・・・定電流回路、２６・・・コンパレータ、３１・・
・オフセットレジスタ。 特許出願人 旭光学工業株式会社 代理人弁理士 三 浦 邦 夫 手続補正書（自動 １．事件の表示 昭和５８年特許願第１８８７６３号 ２、発明の名称 カメラのオフセット自動補正回路 図面 以上 第４図
レフカメラの電子回路を示す図、第２図は第１図のオフ
セット補正を行なうＣＯＤラインセンサの流れを中心に
具体的な例を示す回路図、第３図は上記実施例のタイム
チャート、第４図は同実施例のフローチャートである。 １・・・ＣＣＤセンサ、２・・・サンプルホールド回路
、 、３・・・オフセット補正回路、７・・・マルチプ
レクサ、８・・・Ａ／Ｄ変換回路、９・・・中央処理装
置、１１゜１２．１４．１５・・・アナログスイッチ、
１６，１７．２０・・・オペアンプ、１８．１９・・・
サンプルホールド回路、２１，２２，２３，２４．２５
・・・定電流回路、２６・・・コンパレータ、３１・・
・オフセットレジスタ。 特許出願人 旭光学工業株式会社 代理人弁理士 三 浦 邦 夫 手続補正書（自動 １．事件の表示 昭和５８年特許願第１８８７６３号 ２、発明の名称 カメラのオフセット自動補正回路 図面 以上 第４図
Claims (1)
- （１）被写体の輝度分布を検出するＣＣＤセンサと、こ
のＣＣＤセンサの出力をサンプルホールドするサンプル
ホールド回路と、サンプルホールド出力、［３ｖ情報、
ＡＶ情報、３ｖ情報から１つを選択するマルチプレクサ
と、このマルチプレクサの出力をΔ／Ｄ変換するＡ／Ｄ
変換器と、このＡ／Ｄ変換器の出力信号を処理する中央
処Ｉ！Ｉ！装置とを備え、前記ＣＣＤセンサの出力をＡ
／Ｄ変換した後に演算処理することによって自動焦点調
定可能なカメラにおいて、前記サンプルホールド回路の
出力端子にオフセットレジスタを接続し、前記サンプル
ホールド回路が出力するオフセット電圧をＡ／Ｄ変換し
、この出力値を用いて前記オフセットレジスタの値を、
前記中央処理装置によって変化させてオフセット電圧を
補正し、前記オフセット電圧を所定の値に制御すること
を特徴とするカメラのオフセット自動補正回路。 （２、特許請求の範囲第１項において、前記オフセット
補正回路は、電流値が整数倍の関係にある複数個の定電
流源と、この定電流源と同数のアナログスイッチと、こ
のアナログスイッチを制御するオフセットレジスタとを
有するものであることを特徴とするカメラのオフセット
自動補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188763A JPS6080814A (ja) | 1983-10-08 | 1983-10-08 | カメラのオフセツト自動補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188763A JPS6080814A (ja) | 1983-10-08 | 1983-10-08 | カメラのオフセツト自動補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080814A true JPS6080814A (ja) | 1985-05-08 |
| JPH0349082B2 JPH0349082B2 (ja) | 1991-07-26 |
Family
ID=16229343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188763A Granted JPS6080814A (ja) | 1983-10-08 | 1983-10-08 | カメラのオフセツト自動補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080814A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152370U (ja) * | 1987-03-26 | 1988-10-06 | ||
| JP2000106651A (ja) * | 1999-10-01 | 2000-04-11 | Nec Corp | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS508828U (ja) * | 1973-05-22 | 1975-01-29 | ||
| JPS5697307A (en) * | 1979-12-29 | 1981-08-06 | Olympus Optical Co Ltd | Detection of focusing and photometry |
-
1983
- 1983-10-08 JP JP58188763A patent/JPS6080814A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS508828U (ja) * | 1973-05-22 | 1975-01-29 | ||
| JPS5697307A (en) * | 1979-12-29 | 1981-08-06 | Olympus Optical Co Ltd | Detection of focusing and photometry |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152370U (ja) * | 1987-03-26 | 1988-10-06 | ||
| JP2000106651A (ja) * | 1999-10-01 | 2000-04-11 | Nec Corp | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0349082B2 (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI528821B (zh) | 具偏移電壓移除之帶隙參考電路 | |
| US20190335087A1 (en) | Methods and apparatus for actuator control | |
| JPH0587812B2 (ja) | ||
| JPS6081685A (ja) | オ−ト・ゼロ積分器 | |
| JPH0349082B2 (ja) | ||
| US5359383A (en) | Automatic focusing system with phase difference detecting unit employing correlation operating circuit | |
| JPH0132967B2 (ja) | ||
| JPH11266156A (ja) | アナログ／ディジタル変換器 | |
| EP1280339B1 (en) | Median-based dark level acquisition circuit for a frame rate clamp | |
| JP3808912B2 (ja) | 焦点検出センサ装置 | |
| JPH07105663B2 (ja) | 増幅装置 | |
| JP2519770B2 (ja) | カメラの測光装置 | |
| JP3175377B2 (ja) | 画像処理装置 | |
| JP2627502B2 (ja) | 電子制御式カメラのａｆビデオ信号の信号処理装置 | |
| JP2882205B2 (ja) | アナログディジタル変換器 | |
| JPH0722355B2 (ja) | 露出制御装置 | |
| JP2538005B2 (ja) | 絞りシャッタの制御装置 | |
| JPH0563070B2 (ja) | ||
| JPS6311612Y2 (ja) | ||
| JPH04320206A (ja) | プラスチックレンズの温度補償装置 | |
| JPS63290481A (ja) | オ−トホワイトバランス装置 | |
| CN119696552A (zh) | 斜坡发生器、模数转换器、图像传感器、电子设备和车辆 | |
| JPH088658B2 (ja) | 焦点検出装置の画像信号増幅回路 | |
| JPH05252449A (ja) | 固体イメージセンサ | |
| JP2000214372A (ja) | レンズ駆動装置及びレンズ位置又は速度検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |