JPS6081627A - 電子計算装置 - Google Patents
電子計算装置Info
- Publication number
- JPS6081627A JPS6081627A JP58189080A JP18908083A JPS6081627A JP S6081627 A JPS6081627 A JP S6081627A JP 58189080 A JP58189080 A JP 58189080A JP 18908083 A JP18908083 A JP 18908083A JP S6081627 A JPS6081627 A JP S6081627A
- Authority
- JP
- Japan
- Prior art keywords
- data
- oscillator
- oscillation frequency
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は最適の処理速度を選択できるようにした電子割
算装置に関するものである。
算装置に関するものである。
従来例の構成とその問題点
従来の電子計算装置の構成を第１図に示す。同図におい
て１は一定の発振周波数を発生する発振器、２は上記発
振周波数に同期して動作する中央処理装置である。この
ように、中央処理装置は発振器によって発生した一定の
発振周波数に同期して動作する構成になっており、上記
中央処理装置が上記発振周波数を制御することはできな
かった。
て１は一定の発振周波数を発生する発振器、２は上記発
振周波数に同期して動作する中央処理装置である。この
ように、中央処理装置は発振器によって発生した一定の
発振周波数に同期して動作する構成になっており、上記
中央処理装置が上記発振周波数を制御することはできな
かった。
したがって発振器１は常時高い周波数を発生し、電力の
消費が不必要に大きくなる欠点かあった。
消費が不必要に大きくなる欠点かあった。
発明の目的
本発明は前記従来の欠点を解消し、中央処理装置が必要
に応じて発振器により発生する発振周波数を変更し、上
記中央処理装置がデータ処理速度を自由に卸し」１して
動作できるようにし、電力消費を軽減できる電子割算装
置を提供することを目的とするものである。
に応じて発振器により発生する発振周波数を変更し、上
記中央処理装置がデータ処理速度を自由に卸し」１して
動作できるようにし、電力消費を軽減できる電子割算装
置を提供することを目的とするものである。
発明の構成
本発明による電子計算装置ｄ：中央処理装置、この中央
処理装置から送出されるディシイタル・データをアナロ
グ電圧に変換するディ／イタル／′アナログ変換器、お
よびそのアナログ電圧に対応する発振周波数を発生する
発振器により構成したものである。
処理装置から送出されるディシイタル・データをアナロ
グ電圧に変換するディ／イタル／′アナログ変換器、お
よびそのアナログ電圧に対応する発振周波数を発生する
発振器により構成したものである。
実施例の説明
以下本発明の一実施例について説明する。第３図におい
て、３け中央処理装置で、端子乙にはクロック信号が入
力され、端子すには必要とする処理スピードに対応する
信号を出力する。４は中央処理装置６より出力されたデ
ータを保持する保持回路、５−、ディシイタル信号をア
ナログ信号に変換するＤ／Ａ変換器、６は電圧制御発振
器（ＶＣＯ）である。
て、３け中央処理装置で、端子乙にはクロック信号が入
力され、端子すには必要とする処理スピードに対応する
信号を出力する。４は中央処理装置６より出力されたデ
ータを保持する保持回路、５−、ディシイタル信号をア
ナログ信号に変換するＤ／Ａ変換器、６は電圧制御発振
器（ＶＣＯ）である。
次にこの実施例の動作について説明する。中央処理装置
は並べかえ動作等のメモリへアクセスする動作を行なう
時には高速クロク信号を必要とし、また待期状態におい
ては低速クロック信号で充分である。中央処理装置３は
必要とするデータ処理速度に見合らだ発振周波数に応じ
たディシイタル・データ端子ａを介して上記データ保持
回路７へ送出する。データ保持回路４ばそのデータを保
持すると共に、Ｄ／Ａ変換器６へ上記ティシイタル・デ
ータを送出する。
は並べかえ動作等のメモリへアクセスする動作を行なう
時には高速クロク信号を必要とし、また待期状態におい
ては低速クロック信号で充分である。中央処理装置３は
必要とするデータ処理速度に見合らだ発振周波数に応じ
たディシイタル・データ端子ａを介して上記データ保持
回路７へ送出する。データ保持回路４ばそのデータを保
持すると共に、Ｄ／Ａ変換器６へ上記ティシイタル・デ
ータを送出する。
上記Ｄ／Ａ変換器６は上記ディシイタル・データをアナ
ログ電圧に変換し、これを上記電圧制御発振器９に印加
する。上記中央処理装置３は上記電圧制御発振器９に印
加されたアナログ電圧に応じて発生する発振周波数のク
ロック信号に同期して動作する。
ログ電圧に変換し、これを上記電圧制御発振器９に印加
する。上記中央処理装置３は上記電圧制御発振器９に印
加されたアナログ電圧に応じて発生する発振周波数のク
ロック信号に同期して動作する。
捷だ中央処理装置３において処理動作の状態が変化した
時には端子すより異なるデータを送出し、データ保持回
路４の内容を書き換え、新たな状態に対応するデータを
保持して所定の周波数をもつクロック信号が端子ａに入
力されるように制ｔｌｌヲ行なうことができる。
時には端子すより異なるデータを送出し、データ保持回
路４の内容を書き換え、新たな状態に対応するデータを
保持して所定の周波数をもつクロック信号が端子ａに入
力されるように制ｔｌｌヲ行なうことができる。
発明の効果
上記実施例より明らかなように本発明によれｄ中央処理
装置の状態に応じて発振器から発生するクロック信号の
発振周波数を制御することによ−・て、その中央処理装
置のデータ処理速１すを可変にでき、高速データ処理あ
るいは低消費電力動作を適切に行なわ−ビることかでき
る。
装置の状態に応じて発振器から発生するクロック信号の
発振周波数を制御することによ−・て、その中央処理装
置のデータ処理速１すを可変にでき、高速データ処理あ
るいは低消費電力動作を適切に行なわ−ビることかでき
る。
第１図は従来の電子計算装置のブロック図、第２図は本
発明の一実施例による電子計算装置のブロック図である
。 ３・ 中央処理装置、５・・・Ｄ／Ａ変換器、６・・・
・電圧制御発振器。
発明の一実施例による電子計算装置のブロック図である
。 ３・ 中央処理装置、５・・・Ｄ／Ａ変換器、６・・・
・電圧制御発振器。
Claims (1)
- 動作状態に応じて必要とする処理速度に応じたデータを
出力する中央処理装置と、この中央処理装置から送出さ
れる上記データをアナログ電圧に変換するディシイタル
／アナログ変換器と、上記アナログ電圧に対応する発振
周波数の信号を発生する発振器とを有し、前記発振器の
出力の信号に同期して前記中央処理装置を動作させるこ
とを特徴とする電子計算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189080A JPS6081627A (ja) | 1983-10-07 | 1983-10-07 | 電子計算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189080A JPS6081627A (ja) | 1983-10-07 | 1983-10-07 | 電子計算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6081627A true JPS6081627A (ja) | 1985-05-09 |
Family
ID=16234973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58189080A Pending JPS6081627A (ja) | 1983-10-07 | 1983-10-07 | 電子計算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6081627A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993006543A1 (fr) * | 1991-09-27 | 1993-04-01 | Kabushiki Kaisha Toshiba | ORDINATEUR PORTATIF AVEC FONCTION DE COMMUTATION SUR L'HORLOGE DE l'UNITE CENTRALE |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5647843A (en) * | 1979-09-25 | 1981-04-30 | Mitsubishi Electric Corp | Variable clock frequency computer |
-
1983
- 1983-10-07 JP JP58189080A patent/JPS6081627A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5647843A (en) * | 1979-09-25 | 1981-04-30 | Mitsubishi Electric Corp | Variable clock frequency computer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993006543A1 (fr) * | 1991-09-27 | 1993-04-01 | Kabushiki Kaisha Toshiba | ORDINATEUR PORTATIF AVEC FONCTION DE COMMUTATION SUR L'HORLOGE DE l'UNITE CENTRALE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04336308A (ja) | マイクロコンピュータ | |
| EP1688820A2 (en) | Clock supplying method and information processing apparatus | |
| KR960030008A (ko) | 소자 프로세서와 복수개의 소자 프로세서를 사용하는 전력 분배 멀티프로세서 | |
| CA2131104A1 (en) | Signal Processing Device Having PLL Circuits | |
| US4722070A (en) | Multiple oscillation switching circuit | |
| JPH0224712A (ja) | データ処理回路 | |
| JPH11194849A (ja) | データ処理方法および装置、情報記憶媒体 | |
| JPH05113834A (ja) | デイジタル信号処理システム | |
| JPH02219117A (ja) | マイクロプロセッサ制御回路 | |
| JPH05341872A (ja) | データ処理装置 | |
| JPH076156A (ja) | マイクロコンピュータ | |
| JPS6364588A (ja) | モ−タのデイジタル制御装置 | |
| JPS61224606A (ja) | デイジタル温度補償発振器 | |
| JPH025133A (ja) | 動作速度可変形コンピュータシステム | |
| JPS60198619A (ja) | 情報処理装置 | |
| JPH0376427A (ja) | Ｐｌｌ回路 | |
| JPH02282813A (ja) | マイクロコンピュータ | |
| JPH02263216A (ja) | 半導体集積回路装置 | |
| JPH02268358A (ja) | マイクロコンピュータ | |
| JPH05313781A (ja) | マイクロコンピュータ | |
| JPS59122223A (ja) | クロツク発生回路 | |
| JPH09146896A (ja) | マルチｃｐｕ制御装置 | |
| JPS63258116A (ja) | 位相同期ル−プ回路 | |
| JPH02214329A (ja) | 半導体集積回路 | |
| JPH04180112A (ja) | マイクロプロセッサ |