JPS6086624A - マイクロプロセツサのエラ−処理回路 - Google Patents
マイクロプロセツサのエラ−処理回路Info
- Publication number
- JPS6086624A JPS6086624A JP58195595A JP19559583A JPS6086624A JP S6086624 A JPS6086624 A JP S6086624A JP 58195595 A JP58195595 A JP 58195595A JP 19559583 A JP19559583 A JP 19559583A JP S6086624 A JPS6086624 A JP S6086624A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- undefined
- microprocessor
- address
- instruction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明はマイクロプロセッサのエラー処理回路に係り、
特にマイクロプロセッサが未定義命令を取り込んだ時に
暴走するか、又はエラー処理時間が長くなることを防止
し得るマイクロプロセッサのエラー処理回路に関する。
特にマイクロプロセッサが未定義命令を取り込んだ時に
暴走するか、又はエラー処理時間が長くなることを防止
し得るマイクロプロセッサのエラー処理回路に関する。
（ｂ）従来技術と問題点
従来のマイクロプロセッサは、未定義命令を取り込んだ
時割り込みを発生させるものと、未定義命令の一部がマ
イクロプロセッサ自体のテスト機能を備えているが、そ
れ以外の未定義命令を取り込んだ時はマイクロプロセッ
サの動作が補償されないというものとがある。前者は割
り込みサービスルーチン内の処理が増加するため割り込
み処理及びエラー処理に対する時間が長くなる。第１図
は従来の動作を説明するフローチャートである。
時割り込みを発生させるものと、未定義命令の一部がマ
イクロプロセッサ自体のテスト機能を備えているが、そ
れ以外の未定義命令を取り込んだ時はマイクロプロセッ
サの動作が補償されないというものとがある。前者は割
り込みサービスルーチン内の処理が増加するため割り込
み処理及びエラー処理に対する時間が長くなる。第１図
は従来の動作を説明するフローチャートである。
Ｎ番地の命令を取込む。該命令が未定義命令かどうか判
定し、未定義命令でなければ各命令別の処理に進む。若
し未定義命令である時は割り込みを発生させ、割り込み
サービスルーチンに割り込む。
定し、未定義命令でなければ各命令別の処理に進む。若
し未定義命令である時は割り込みを発生させ、割り込み
サービスルーチンに割り込む。
割り込みサービスルーチンでは未定義命令取込みによる
割り込みかどうかを判定し、未定義命令の取込みによる
割り込みでなければ、他の割り込み処理へ進む。未定義
命令取込みによる割り込みの場合はＮ番地の命令をもう
一度取り込み、再度未定義命令かどうか判定する。未定
義命令であれば外部にアラーム等で通知して停止する。
割り込みかどうかを判定し、未定義命令の取込みによる
割り込みでなければ、他の割り込み処理へ進む。未定義
命令取込みによる割り込みの場合はＮ番地の命令をもう
一度取り込み、再度未定義命令かどうか判定する。未定
義命令であれば外部にアラーム等で通知して停止する。
未定義命令でなければ割り込み処理を終了し、Ｎ番地か
ら処理を再開する。しかしこのフローチャー１へで示す
如く割り込みサービスルーチン内でＮ番地の命令をもう
一度取り込んでチェックするため、処理時間が長くなる
という欠点があり、後者はマイクロプロセッサが暴走し
てしまうため未定義命令を取り込んだ時のアドレス及び
各レジスタの情報が残らず、暴走原因の調査が出来ない
という欠点がある。
ら処理を再開する。しかしこのフローチャー１へで示す
如く割り込みサービスルーチン内でＮ番地の命令をもう
一度取り込んでチェックするため、処理時間が長くなる
という欠点があり、後者はマイクロプロセッサが暴走し
てしまうため未定義命令を取り込んだ時のアドレス及び
各レジスタの情報が残らず、暴走原因の調査が出来ない
という欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除くため、マイクロプロセッ
サ内部の制御部に、エラー処理機能の一部を組込むこと
により未定義命令を取り込んだ時に、マイクロプロセッ
サの暴走が発生Ｊることを防止し、且つエラー処理に対
する時間を短くして効率の良い動作を行わせるマイクロ
プロセッサのエラー処理回路を提供することにある。
サ内部の制御部に、エラー処理機能の一部を組込むこと
により未定義命令を取り込んだ時に、マイクロプロセッ
サの暴走が発生Ｊることを防止し、且つエラー処理に対
する時間を短くして効率の良い動作を行わせるマイクロ
プロセッサのエラー処理回路を提供することにある。
（ｄ）発明の構成
本発明の構成は少なくともプログラムを格納する制御記
憶と、該制御記憶から読出す命令のアドレスを指示する
カウンタと、該カウンタの指示する番地のアドレスの命
令を読出して解読する命令コード解読部と、該命令コー
ド解ｉＡ部が前記制御記憶より読出した命令の解読に用
いるテーブルを格納する命令コードテーブルと、前記命
令コード解読部が解読した命令コードに対応した一部を
行う命令処理制御部とを備えたマイクロプロセ・７すに
おいて、未定義命令コードの解析に用いるテーブルを格
納する未定義命令コードテーブルと、該未定義命令コー
ドテーブルを参照して未定義命令を検出するエラー検出
部と、該エラー検出部が検出した未定義命令を取り出し
たＮ番地の命令を再度取り出して解読するように指示し
、同一アドレスで２回未定義命令を検出したら、そのア
ドレスと命令コードとを記憶させ、内部割り込みの発生
を指示するエラー処理制御部と、同一アドレスで２回未
定義命令を検出したことを計数するカウンタ部と、前記
未定義命令の検出されたアドレスと命令コードを記憶す
る記憶部と、前記エラー処理制御部の指示により内部割
り込みを発生する割り込み制御部とを設けたものである
。
憶と、該制御記憶から読出す命令のアドレスを指示する
カウンタと、該カウンタの指示する番地のアドレスの命
令を読出して解読する命令コード解読部と、該命令コー
ド解ｉＡ部が前記制御記憶より読出した命令の解読に用
いるテーブルを格納する命令コードテーブルと、前記命
令コード解読部が解読した命令コードに対応した一部を
行う命令処理制御部とを備えたマイクロプロセ・７すに
おいて、未定義命令コードの解析に用いるテーブルを格
納する未定義命令コードテーブルと、該未定義命令コー
ドテーブルを参照して未定義命令を検出するエラー検出
部と、該エラー検出部が検出した未定義命令を取り出し
たＮ番地の命令を再度取り出して解読するように指示し
、同一アドレスで２回未定義命令を検出したら、そのア
ドレスと命令コードとを記憶させ、内部割り込みの発生
を指示するエラー処理制御部と、同一アドレスで２回未
定義命令を検出したことを計数するカウンタ部と、前記
未定義命令の検出されたアドレスと命令コードを記憶す
る記憶部と、前記エラー処理制御部の指示により内部割
り込みを発生する割り込み制御部とを設けたものである
。
（ｅ）発明の実施例
本発明は未定義命令に対するエラー処理の機能をマイク
ロプロセッサ内部の制御部に組込むことにより、未定義
命令を取り込んだ時にマイクロプロセッサが暴走するこ
とを防止し、その原因がノイズ等による命令の一時的に
変化したものである場合は、再試行することで正常動作
に引き戻し、一時的なものでなければ、その原因追及を
容易にするためのエラー発生アドレス及び各種レジスタ
の情報等を明確に保存しておくようにしたものである。
ロプロセッサ内部の制御部に組込むことにより、未定義
命令を取り込んだ時にマイクロプロセッサが暴走するこ
とを防止し、その原因がノイズ等による命令の一時的に
変化したものである場合は、再試行することで正常動作
に引き戻し、一時的なものでなければ、その原因追及を
容易にするためのエラー発生アドレス及び各種レジスタ
の情報等を明確に保存しておくようにしたものである。
第２図は本発明の一実施例を示す回路のブロック図で、
第３図は第２図の動作を説明するフローチャートである
。第２図及び第３図を用いて説明する。アドレスカウン
タ５の指示する制御記憶９のアドレスＮ番地の命令が命
令ツー１：解読部及びエラー検出部６に続出される。命
令コー］：解読部及びエラー検出部６は命令コードテー
ブル１と未定義コードテーブル２のテーブルを参照して
命令を解読する。ここで未定義命令かどうががまず判定
される。未定義命令でなりれば解読された命令コードは
命令処理制御部１０に送られて各命令コード別の処理が
行われる。未定義命令と判定されると、その未定義命令
コードはエラー処理制御部７に送られる。エラー処理制
御部７はカウンタ部３に未定義命令が一回検出されたこ
とを計数させ、記憶部４に該未定義命令が読出された制
御記憶９のアドレスと未定義命令コードを記憶させる。
第３図は第２図の動作を説明するフローチャートである
。第２図及び第３図を用いて説明する。アドレスカウン
タ５の指示する制御記憶９のアドレスＮ番地の命令が命
令ツー１：解読部及びエラー検出部６に続出される。命
令コー］：解読部及びエラー検出部６は命令コードテー
ブル１と未定義コードテーブル２のテーブルを参照して
命令を解読する。ここで未定義命令かどうががまず判定
される。未定義命令でなりれば解読された命令コードは
命令処理制御部１０に送られて各命令コード別の処理が
行われる。未定義命令と判定されると、その未定義命令
コードはエラー処理制御部７に送られる。エラー処理制
御部７はカウンタ部３に未定義命令が一回検出されたこ
とを計数させ、記憶部４に該未定義命令が読出された制
御記憶９のアドレスと未定義命令コードを記憶させる。
そしてカウンタ部３を経てアドレスカウンタ５を制御し
、記憶部４が記憶したアドレスで制御記憶９のアドレス
Ｎ番地の命令を再度読出させ、命令コード解読部及びエ
ラー検出部６に解読させる。ここで又命令コード解読部
及びエラー検出部６はＮ番地の命令が未定義命令かどう
か判定する。未定義命令で無いと判定されれば命令処理
制御部ＩＯに該命令コードが送出され各命令コード別の
処理が行われる。未定義命令と判定された結果がエラー
処理制御部７に送られるとエラー処理制御部７はカウン
タ部３の計数結果から二回目の未定義命令検出であるこ
とを知り、割り込み制御部８を制御して割り込みを発生
させ、命令処理制御部１０に割り込みを送出する。命令
処理制御部１０の割り込みザービスルーチンでは未定義
命令の取込みによる割り込みかどうかを判定し、未定義
命令の取込みによる割り込みの時は記憶部４が記憶する
エラー発生アドレス及び各種レジスタ清報を記憶し、外
部へアラーム等で通知しマイクロプロセッサの動作を停
止させる。未定義命令の取込みによる割り込みでなけれ
ば他の割り込み処理に移行する。
、記憶部４が記憶したアドレスで制御記憶９のアドレス
Ｎ番地の命令を再度読出させ、命令コード解読部及びエ
ラー検出部６に解読させる。ここで又命令コード解読部
及びエラー検出部６はＮ番地の命令が未定義命令かどう
か判定する。未定義命令で無いと判定されれば命令処理
制御部ＩＯに該命令コードが送出され各命令コード別の
処理が行われる。未定義命令と判定された結果がエラー
処理制御部７に送られるとエラー処理制御部７はカウン
タ部３の計数結果から二回目の未定義命令検出であるこ
とを知り、割り込み制御部８を制御して割り込みを発生
させ、命令処理制御部１０に割り込みを送出する。命令
処理制御部１０の割り込みザービスルーチンでは未定義
命令の取込みによる割り込みかどうかを判定し、未定義
命令の取込みによる割り込みの時は記憶部４が記憶する
エラー発生アドレス及び各種レジスタ清報を記憶し、外
部へアラーム等で通知しマイクロプロセッサの動作を停
止させる。未定義命令の取込みによる割り込みでなけれ
ば他の割り込み処理に移行する。
（ｆ）発明の詳細
な説明した如く、本発明は未定義命令を取り込んだ時マ
イクロプロセンサの暴走が発生ずることを防止し、且つ
エラー処理に対する時間を短くして効率の良い動作を行
わ−Ｕることが可能である。
イクロプロセンサの暴走が発生ずることを防止し、且つ
エラー処理に対する時間を短くして効率の良い動作を行
わ−Ｕることが可能である。
第１図は従来の動作を説明するフローチャー１−１第２
図は本発明の一実施例を示ず回路のブに１ツク図、第３
図は第２図の動作を説明するフローチャートである。 ■は命令コードテーブル、２は未定義命令ｍｌ −トチ
−プル、３はカウンタ部、４は記１ａ部、５はアドレス
カウンタ、６は命令コート解読部及びエラー検出部、７
はエラー処理制御部、８は割り込み制御部、９は制御記
憶、１０は命令処理制御部である。
図は本発明の一実施例を示ず回路のブに１ツク図、第３
図は第２図の動作を説明するフローチャートである。 ■は命令コードテーブル、２は未定義命令ｍｌ −トチ
−プル、３はカウンタ部、４は記１ａ部、５はアドレス
カウンタ、６は命令コート解読部及びエラー検出部、７
はエラー処理制御部、８は割り込み制御部、９は制御記
憶、１０は命令処理制御部である。
Claims (1)
- 少なくともプログラムを格納する制御記憶と、該制御記
憶から読出す命令のアドレスを指示するカウンタと、該
カウンタの指示する番地のアドレスの命令を読出して解
読する命令コード解読部と該命令コード解読部が前記制
御記憶より読出した命令の解読に用いるテーブルを格納
する命令コードテーブルと、前記命令コード解読部が解
読した命令コードに対応した処理を行う命令処理制御部
とを備えたマイクロプロセッサにおいて、未定義命令コ
ードの解析に用いるテーブルを格納する未定義命令コー
ドテーブルと、該未定義命令コードテーブルを参照して
未定義命令を検出するエラー検出部と、該エラー検出部
が検出した未定義命令を取り出したＮ番地の命令を再度
取り出して解読するように指示し、同一アドレスで２回
未定義命令を検出したら、そのアドレスと命令コードと
を記憶させ、内部割り込みの発生を指示するエラー処理
制御部と、同一アドレスで２回未定義命令を検出したこ
とを計数するカウンタ部と、前記未定義命令の検出され
たアドレスと命令コードを記憶する記憶部と、前記エラ
ー処理制御部の指示により内部割り込みを発生する割り
込み制御部とを設けたことを特徴とするマイクロプロセ
ッサのエラー処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195595A JPS6086624A (ja) | 1983-10-19 | 1983-10-19 | マイクロプロセツサのエラ−処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195595A JPS6086624A (ja) | 1983-10-19 | 1983-10-19 | マイクロプロセツサのエラ−処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086624A true JPS6086624A (ja) | 1985-05-16 |
Family
ID=16343759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195595A Pending JPS6086624A (ja) | 1983-10-19 | 1983-10-19 | マイクロプロセツサのエラ−処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086624A (ja) |
-
1983
- 1983-10-19 JP JP58195595A patent/JPS6086624A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763248A (en) | Microcomputer with a detecting function of a memory access error | |
| JPS6086624A (ja) | マイクロプロセツサのエラ−処理回路 | |
| JPS5953942A (ja) | マイクロプログラム制御方式 | |
| JPS61221937A (ja) | 例外事象検出方式 | |
| JPS56127246A (en) | Information processor | |
| JPS60214043A (ja) | パイプライン制御回路 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JPS59123055A (ja) | 命令処理方式 | |
| JPS58115559A (ja) | プログラム暴走検出回路 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH04235638A (ja) | プリフェッチ機能付マイクロプロセッサ | |
| JPH07160539A (ja) | マイクロコンピュータ | |
| JPH02190943A (ja) | 擬似障害発生装置 | |
| JPH0432935A (ja) | マイクロプロセッサ監視回路 | |
| JPS648451A (en) | Microprogram control device | |
| JPS61128338A (ja) | マイクロプログラム制御装置 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH04255032A (ja) | 制御記憶装置のエラー訂正方式 | |
| JPS60238933A (ja) | 制御記憶装置のエラ−処理方式 | |
| JPH07105000A (ja) | フェッチエラー制御装置 | |
| JPH09179748A (ja) | データ処理装置 | |
| JPH05298189A (ja) | 情報処理装置 | |
| JPS5921046B2 (ja) | チャネル装置制御方式 | |
| JPH05274220A (ja) | メモリバンクビジー制御方式 | |
| JPH0230060B2 (ja) |