JPS608967A - デ−タ転送方式 - Google Patents

デ−タ転送方式

Info

Publication number
JPS608967A
JPS608967A JP11598983A JP11598983A JPS608967A JP S608967 A JPS608967 A JP S608967A JP 11598983 A JP11598983 A JP 11598983A JP 11598983 A JP11598983 A JP 11598983A JP S608967 A JPS608967 A JP S608967A
Authority
JP
Japan
Prior art keywords
signal
processing device
output
data
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11598983A
Other languages
English (en)
Inventor
Hiroshi Yokoyama
博 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11598983A priority Critical patent/JPS608967A/ja
Publication of JPS608967A publication Critical patent/JPS608967A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデータ処理装置からIO(入出力)機器にデー
タを転送する際のデータ転送方式に関する。
第1図は従来この種のデータ転送方式を適用したデータ
転送システムの一例を示したブロック図であり、処理装
置1からXDAT氏X5TR,0rlE伯号がIO0機
器に出力され、10機器2からXDEMAI中信号、X
0NLINE信号が出力される。第2図は上記各信号の
タイミングを示すもので、IO0機器がXDE八HへN
D信号を処理装置1に出力すると、これを受けた処理装
M1はXDATAをセットしm面信号を10機器2に出
力する。IO0機器は育R10BE信号を受けた後、処
理装置1からXDATAを取り込み、第2図の矢印で示
したようなサイクルを繰り返して処理装置1からXDA
 T Aを取シ込んでいた。
〔背景技術の問題点〕
このような従来のデータ転送方式では、10機器2がX
DEMAND信号を出力してからX5TROBE信号が
処理装置1から転送されてくるまでに第2図に示す如く
1時間かかっていた。このため、この1時間の間に10
機器2を第3図に示す如く時点1.でオフラインモーP
に切換えると、10機器2は処理装置1から転送された
データを時刻t、以降受は取ることができなくなる。し
かも、処理装置1側では出力したXDATAが10機器
2によって受けつけられたか否かの判断を行なうことは
困難であるため、10機器2が再度オンラインモーrに
なった時の処理装置1のリトライにおいて、データ抜け
やデータの二重転送が発生する欠点があった。
〔発明の目的〕
本発明の目的は、上記の欠点に鑑み、処理装置のりトラ
イに際してデータ抜けやデータの二重転送の発生を防止
し、正確なりトライを行ない得るデータ転送方式を提供
することにある。
〔発明の概要〕
本発明は、処理装置が工0機器からのディマント信号を
受けると10機器にストローブ信号を転送し、これを受
けた10機器が処理装置から出力されるデータを取込む
システムにおいて、10機器が処理装置にディマント信
号を出力した後、処理装置からストローブ信号が転送さ
れてくるまでの間に10機器をオフラインに切換えた場
合、10機器を直ちにオフラインモードにするのではな
く所定時間稜にオフラインモードとする手段ト、前記所
定時間内に処理装置からストローブ信号が転送されて来
た場合はこれを受信して処理装置からデータを取込む処
理を行ないこの処理が完了した後にIOa器をオフライ
ンモー13とする手段とを具備することにより、上記目
的を達成するものである。
〔発明の実施例〕
以下本発明のデータ転送方式の一実施例を図面に従って
説明する。第4図は本発明のデータ転送方式を適用した
10機器の要部示した一実施例である。図示されない処
理装置からのXDATAは入力ドライバ1を介してデー
タラッチ回路2に入力され、叉、X8TROBB信号は
入力ドライバぐ3を介してゲー)(NORゲート)4の
一方とゲー)(NANDゲート)5の一方に入力される
。ゲート43− の出力信号はワンシ日ットフリップフロッゾ6に入力さ
れ、該ワンシ1ットフリップフロップ6はゲート4のト
リガによυデータラッチパルスヲ発生し、これをデータ
ラッチ回路2に出力すると共に、ワンショットフリップ
フロップ7にトリガをかける。このワンシ璽ットフリッ
プフロツプ7は前記トリガによりDEMANDリセット
パルスヲ発生し、これを7リツプフロツプ8のリセット
端子とゲート5の他方へ出力する。
10機器内から発生されるl0BUSY信号は入力ドラ
イバ9を介してゲート5の更に他方に入力されると共に
、ゲート(NANDゲート)10の一方に入力される。
ゲート5I/′i条件が7i4たされると7リツプフロ
ツゾ80セツト端子にプリセット信号を出力する。この
プリセット信号を受けたフリップ70ツブ8はDEMA
ND信号を発生し、これを10機器がオンラインモーr
時に辿断されるゲート11を介して、出力ドライノ91
2とゲート4の他方に出力する。出力ドライA12はD
EMAND信号を図示されない処理装置に出力する。
4− オンオフラインモード切換スイッチ13のON端子は、
オンラインモードを保持するフリップフロップ14のセ
ット端子と、XoNLINFJ号を発生するフリップフ
ロップ150セツト端子に接続されている。切換スイッ
チ13のOFF端子は、フリップフロップ14のリセッ
ト端子に接続されている。このフリップフロップ14か
ら出力される信号は遅延回路16を介してゲート10の
他方に入力される。ゲート10から出力される信号はフ
リップフロップ15のリセット端子に入力される。フリ
ップフロップ15から発生されるX0NLINE信号は
ゲート11の他方に入力されると共に出力ドライバ17
を介して図示されない処理装置に出力される。
次に第4図に示した゛実施例の動作について第5図のタ
イムチャートに従って説明する。まず、図示されない処
理装置よりX5TROBB信号が出力されるとゲート5
の出力が反転しフリップ70ツゾ8へのプリセット信号
の出力が止まる。これと同時にゲート4からワンシロッ
トフリップフロツプ6にトリガがかがル、このワンシ曹
ットフリツプフロップ6が作1通してデータラッチ/?
ルスカ7’ −タラツチ回路2に転送され、処理装置か
らのXDATAが取込まれる。次にワンショットフリッ
プフロップ7が動作してDEMANDリセットノ々ルス
が発生され、これによシフリップフロップ8がリセット
され、このフリップフロップ8より出力されるXD E
MA N D信号が立ち下がる。
図示されない処理装置は上記XDEMAND信号の立ち
下がりによりnππ倍信号送出を停止する。
X8TROBB信号が停止するとゲート50入力が反転
し、この時に10機器がBUSY状態でなければゲート
5の出力が反転し、フリップフロップ8をプリセットす
る。このため、フリップフロップ8はXDEMAND信
号を発生し、図示されない処理装置に次のデータを要求
する。この時、切換スイッチ13をOFF端子側に切換
えると、フリップフロップ14のリセット端子が接地さ
れて、このフリップフロップ14の出力が反転し、この
信号が遅延回路16により一定時間達延してグー)10
に入力される。なお、遅延回路16の遅延時間は、処理
装置が10機器からのXD EMAND信号を検出後、
招行ROBE信号を出力可能状態とするに十分な時間で
ある。従って、遅延回路16でフリップフロップ14か
らのオフライン信号が遅延している間に処理装置から)
、5TROBE信号が出力された場合、10機器はまだ
オンラインモードにある。このため、10機器は処理装
置からのX5TROBB信号を受付け、上記した動作過
程を経て処理装置からのデータ取込み処理を実行する。
この処理中はl0BUSY信号がハイレベルとなり、こ
の信号がゲート10の一方に入力されるため、該ゲート
10が遮断され遅延回路16から出力される信号は該ゲ
ート10の所で止められる。又、l0BUSY信号は同
時にゲート5に入力され、該ゲート5からフリップフロ
ツブ8ヘプリセツト信号が出力されないようにする。I
Oa器の上記処理が完了するとl0BUSY信号が反転
し、これによりゲート5からプリセット信号がフリップ
フロップ8に出力され、このフリップフロップHDBM
AND信号を発生して次のデータ要求を処理装置に出力
しようとする。しかし、l0BUSY信号が反転するこ
とにより同時にゲート10で止められていた信号がフリ
ップフロップ15のリセット端子に入力され、該フリッ
プフロップ15をリセットしてこの7リツプフロツプ1
5が発生しているX0NLINE信号を反転して工0機
器をオフラインモーPとする。これと同時にゲート11
が遮断されフリップフロップ8から出力されるDEMA
ND信号はゲート11の所で阻止され、処理装置へは出
力されないことになる。叉、反転したX0NLINE信
号は出力rライパ17を介して処理装置へ出力され、1
0機器がオフラインモーPであることを処理装置に伝え
る。
本実施例によれば、10機器がXDEMAND信号を処
理装置に出力してからX8TROBE信号が処理装置か
ら転送されてくる間にオンオフラインモーP切換スイッ
チ13を切換えて10機器をオフラインモードにした際
に、7リツゾフロツプ14が出力する信号が反転されて
発生する信号は、遅延回路16にて処理装置からのXS
 TR,OB E信号を10機器が受取れるまでの間遅
延され、この間IO機器をオンラインモーPの状態に保
持して、工0機器に処理装置からのデータ取込み処理を
行なわせ、この処理が完了した後前記信号がフリップフ
ロップ15をリセットしてこの工0機器をオンライン状
態とすることによシ、いかはるタイミングで10機器が
オフラインモーPに切換えられても処理装置から転送さ
れてくるデータを受けそこなうことが防止され、10機
器が再度オンラインモーPになった時の処理装置のりト
ライでデータ抜けや、データ二重転送の発生を防止する
ことができる。従って、”o’FM器が再度オンライン
モードになった時に処理装置が次に転送すべきデータを
明確とすることができ、リトライを正確に行なうことが
できる。
第6図は本発明のデータ転送方式を適用した10機器の
要部を示す他の実施例を示した構成図である・処理装置
から転送されてくるXDATAはレシーバ21によって
受け取られインプットポート22によりデータバス23
に入力される。処理装置から転送されてくるX5TRO
BB信号はレジ−/々24によって受け取られインプッ
トポート25によりデータノ々ス23に入力される。デ
ータノζス23のXDEMANI)信郵はアウトプット
ポートがを通って出力ドライバ27に入力され、該出力
ドライバ27から処理装置へ出力される。データバス2
3のX0NLINE信号はアウトプット、Ir −) 
28を通って出力rライパ四に入力され、該出力ドライ
バ29から処理装置へ出力される。
マイクロプロセッサ30はデータバス信号を中継するバ
スドライノ々31を介してデータバス23に接続されて
いる。更に該マイクロプロセッサ30はファームウェア
を格納するROM及びワーク用の調で構成されるメモリ
33に、各ポートを制御する信号を発生するデコーダ3
3、メモリ32の読み出し/書き込み等の制御を行なう
システムコントローラ34及び割込み信号の制御を行な
うコントローラ35に接続されている。なお、メモリ3
2はデータバス23に接続されている。
データバス23の借上はアウトプツトポート36ヲ通し
て出力され、又、インプットポート37を通して各種信
号がデータバス23に入力される。オン/オフラインモ
ード切換スイッチ38により切換えられるオン/オフラ
インのスティタスはフリツプフロツプ39により保持さ
れ、このフリツプフロツプ39からのスティタス信号は
インプットポート40を通してデータ、?ス罠に人力さ
れる。なお、このインプットぽ一ト40全通して■0装
危の各種の状態をチェックする他のスティタス信号もデ
ータバス23に入力される。
次に第6図に示した実施例の動作を第7図(イ)ないし
くへ)のマイクロプロセッサ30の処理フローチャー 
+−に従って説明する。まず、第7図の(イ)のフロー
チャートにおいて、マイクロプロセッサ30カノセワー
オンされると、ステップ101にでパワーオン時の割込
みが発生し、ステップ102にてINI’l’ IAL
サブルーチンを実行し、次にステップ103にてINT
ERUPTサブルーチンを実行する。その後MAINサ
ブルーチンを1からNまで実行しこれを繰り返す。今、
処理装置からXS TROB E(M号がレシーバ21
、インプットポートnを通してデータバス詔に入力され
ると、割込みのコントローラ35を通シテマイクロプロ
セッサ30に割込みがかかる。こレニよりマイクロプロ
セッサ30は第7図の(ロ)で示したINTERUPT
サブルーチンに処理を移す。即ち、ステップ201にて
ステータスをチェックする必要があるかないかを判断し
、ある場合はステップ202の5TATUSサブルーチ
ンを実行し、ない場合はステップ203にてX8T几O
BE信号を受けているか否いかを判断し受けている場合
はステップ204にてXS’1OBETブルーチンを実
行し、受けていない場合はリターンする。しかし、この
場合はX8TROBB信号による割込みであるため、ス
テップ204のX8TROBEサブルーチンへ制御を移
す。
第7図(ハ)のX8TROBBサブルーチンでは、ステ
ップ301で新しいステータスフラグをリーrし、ステ
ップ302にて10機器がオンラインであるかないかを
判断し、オンラインでない場合はステップ303でオン
ラインタイマをリードし、ステップ304にてオンライ
ンタイマが0かどうかを判断する。0であった場合はリ
ターンし、0でない場合はステップ305に行く。ステ
ップ305にてデータの受入れが可能であるかどうかを
判断し、可能でない場合はリターンし可能である場合は
ステップ306にてDEMANDフラグをセットし、ス
テップ307にてDEMANDサブルーチンを実行する
。ステップ308にてポート22を開き処理装置からの
XDATAをデータバス23を介してメモリ32に書き
込む。その後ステップ309にてメモリ32に書き込ん
だデータが制御コードであるかをチェックし、制御コー
Pである場合はステップ310のコントロールサブルー
チンを実行し、ない場合はステップ311でDEMAN
Dフラダをリセットし、ステップ312でDEMAND
サブルーチンを実行してアウトプットポート26、出力
ドライバ27を通して処理装置にXDEMAND信号を
出力する。ここで、第7図に)のDEMANDサブルー
チンについて説明する。まず、ステップ401にて10
機器の状態がオンラインモーrであるかどうかを判断し
そうでない場合はリターンする。オンラインモーPであ
る場合はステップ402に行きアウトプットポート26
を開き、ステップ403にて該アウトプットポートがか
らXDEMAND信号を出力Pライノ27を通して処理
装置に出方し、その後リターンする。
今、(へ)で示したX5TROBBサブルーチンのステ
ップ311の処理中、即ちXDEMAND信号を処理装
置出力して次のデータを要求している時に、オン/オフ
ラインモード切換スイッチ38をオフラインにすると、
オン/オフラインフリップフロップ39の出力が反転す
る。そのため、インプットポート40から割込み信号が
出力され、マイクロプロセッサ30はこの割込み処理を
実行する。この場合は、第7図の←)のINTERUP
Tサブルーチンを実行スるが、ステップ201にてステ
ータスをチェックし、この場合はステップ202の5T
ATUSサブルーチンを実行する。5TATUSサブル
ーチンは第7図(ホ)で示した通りであり、ステップ5
01にてインプットホー)40を開きステータス情報を
取込んでステップ502にて新しいステータス(ここで
はオフラインモーr)をセットする。次にステップ50
3にてアラームであるかどうかを判断し、アラームであ
る場合はステップ504のALARMサブルーチンを実
行する。アラームでない場合はステップ505にてオフ
ラインスティタスであるかどうかを判断し、そうである
場合はステップ506の0FFLINEサブルーチンを
実行する。そうでない場合はリターンする。この場合は
オフラインステータスが立っているためステップ506
の0FFLINEサブルーチンに制御が移される。館7
図の(へ)は0FFLINEサブルーチンを示したもの
で、ステップ601にて前のステータスをチェックし、
ステップ602にて前のステータスがオンラインであっ
たかどうかを判断し、オンラインでない場合はリターン
する。オンラインであった場合はステップ603にてオ
ンラインタイマをセットし、割込み前のサブルーチンに
制御を戻す。次に、オンラインタイマが0となる前に処
理装置からX5TROBE信号が出力されると、マイク
ロプロセッサ30はまず第7図←)のI NT ERU
PTサブルーチンを実行し、次に(ハ)で示したX5T
ROBEサブルーチンを実行し前述したと同様のシ15
− 一ケンスで処理を実行する。この処理が完了した後、第
7図に)で示したDEMANDサブルーチンを奨行する
が、この時はオンラインタイマがすでIcOとなってオ
ンラインフラグがリセットされているため、XDEMA
ND信号は処理装置に出力されない。
これと同時に、アウトプットポートア、出力Pライノ2
9から処理装置に出力されるX0NLINE信号が反転
して、10機器がオフラインモーPであることを処理装
置に伝達する。
本実施例によれば、マイクロプロセッサ30が第7図(
ハ)のDEMANDサブルーチンを実行中、処理装置に
XDEMAND信号を出力して次のデータを要求してい
る間に、オン/オフラインモード切換スイッチ38を切
換えてオフラインモードとした際に第7図(へ)の0F
FLINEサブルーチンにてオンラインタイマをセット
し、タイマがOになるまでに処理装置からX8TR,O
BE信号が出力されると、第7図(ハ)のステップ30
7以降を実行してXDATAの受付は処理が完了した後
、オンラインステータスとするため、10機器が再度オ
ンラインモーrになっ16− た時のりトライでデータ抜けや、データの二重転送の発
生を防止することができる。なお、オンラインタイマを
セットしてからこのタイマがOになるまでの時間は処理
装置が10機器からのXDEMAND信号を検出後、X
5TROBB信号が出力可能となるのに必要な時間とな
っている。
〔発明の効果〕
以上記述した如く本発明のデータ伝送方式によれば、処
理装置にXDEMAND信号を出力した後、処理装置か
らn信号が転送されてくるまでに10機器をオフライン
モードにすべく切換えり際に、直ちに10機器をオフラ
インモードとはせず所定時間オンラインモードに保持し
、この間処理装置からX5TROBB信号が転送されて
きた場合は、10機器が処理装置からデータを取込む処
理を完了するまで、10機器をオンラインモーPに維持
し、前記処理が完了した後オフラインモーrとすること
により、10機器が再度オンラインになった時のりトラ
イに際し、データ抜けやデータの二重転送の発生を防止
し、処理装置が次に転送すべきデータを明確にしてリト
ライを正確に実行可能とする効果がある。
【図面の簡単な説明】
第1図は従来のデータ転送方式を適用したシステムの一
例を示す構成図、第2図及び第3図は第1図に示したシ
ステムの動作タイムチャート図、第4図は本発明のデー
タ転送方式を適用したシステムのIO機器の要部の一実
施例を示した構成図、第5図は第4図に示した実施例の
動作タイムチャート図、第6図は本発明のデータ転送方
式を適用したシステムの10機器の要部の他の実施例を
示した構成図、第7図(イ)ないしくへ)は第6図で示
した実施例のマイクロプロセッサ30の処理フローチャ
ート図である。 2・・−データラッチ回路、6,7・・・ワンシ目ツト
フリップフロッフ、8 、14.15.39・・・フリ
ップフロップ、10.11・・・ゲート、16・・・遅
延回路、23・・・データバス、凹・・・マイクロプロ
セッサ、32・・・メモリ、35・・・コントローラ、
38・・・オン、オフラインモード切換スイッチ、10
・・・インプットポート19− 第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 処理装置が工0機器からのディマント信号を受けるとI
    O機器にストローブ信号を転送し、これを受けたIO機
    器が処理装置から出力されるデータを取込むシステムに
    おいて、IO機器が処理装置にディマント信号を出力し
    た後、処理装置からストローブ信号が転送されてくるま
    での間にIO機器をオフラインに切換えた場合、所定時
    間後にオフラインモーPとする手段と、前記所定時間内
    に処理装置からストローブ信号が転送されて来た場合は
    これを受信して処理装置からデータを取込む処理を行な
    いこの処理が完了した後にIO機器をオフラインモード
    とする手段とを具備したことを特徴とするデータ転送方
    式。
JP11598983A 1983-06-29 1983-06-29 デ−タ転送方式 Pending JPS608967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11598983A JPS608967A (ja) 1983-06-29 1983-06-29 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11598983A JPS608967A (ja) 1983-06-29 1983-06-29 デ−タ転送方式

Publications (1)

Publication Number Publication Date
JPS608967A true JPS608967A (ja) 1985-01-17

Family

ID=14676108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11598983A Pending JPS608967A (ja) 1983-06-29 1983-06-29 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS608967A (ja)

Similar Documents

Publication Publication Date Title
EP0535615A2 (en) Single chip microcomputer having two kinds of timer functions
GB1562983A (en) Data processing system
US6813664B2 (en) System transmitting data in equidistance cycles using successive synchronization signals for detecting and signaling access violations
EP0102697B1 (en) A timing control system in a data processor
KR20060004829A (ko) 디렉트 메모리 엑세스 장치, 디렉트 메모리 엑세스 장치를통한 데이터를 송수신하는 시스템 및 방법
JPH05346810A (ja) プログラマブルコントローラの出力異常処理方式
JP3093374B2 (ja) 割り込みコントローラ
JPH05282244A (ja) 情報処理装置
JPS59177640A (ja) デ−タ受信方式
KR940001592B1 (ko) Ibm pc와 8097bh 마이크로 프로세서의 병렬데이타 통신 및 리세트방법
JPH0748192B2 (ja) 記憶装置
JPH05233576A (ja) 二重システム
JPH02210515A (ja) システムのリセット方式
JPH0337074Y2 (ja)
KR930009798B1 (ko) 숫자 연산 코프로세서의 리세트-레디 카운터회로
JPH04295956A (ja) テレメータ装置
JPS6049465A (ja) マイクロコンピユ−タ間のデ−タ転送方法
JPH0528093A (ja) バースト転送終了割込信号発生回路
JPH06131209A (ja) 擬似エラー発生方式
JPH04139556A (ja) リトライ制御方式
JP2001084142A (ja) マイクロプロセッサ
JPS5836440B2 (ja) 記憶装置制御方式
JPH04358230A (ja) Cpu間の動作確認方法
JPH05334260A (ja) プロセッサ間データ転送制御方式
JP2000200200A (ja) 情報処理装置および情報処理方法