JPS6089976A - 多結晶質シリコン部材の熱的酸化時の縁端の持上がりを防止する方法 - Google Patents

多結晶質シリコン部材の熱的酸化時の縁端の持上がりを防止する方法

Info

Publication number
JPS6089976A
JPS6089976A JP59147718A JP14771884A JPS6089976A JP S6089976 A JPS6089976 A JP S6089976A JP 59147718 A JP59147718 A JP 59147718A JP 14771884 A JP14771884 A JP 14771884A JP S6089976 A JPS6089976 A JP S6089976A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon dioxide
layer
silicon
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59147718A
Other languages
English (en)
Inventor
マリオ・ゲツゾー
ハロルド・ジヨージ・パークス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS6089976A publication Critical patent/JPS6089976A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/065Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation

Landscapes

  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、絶縁性基板上に位M′?Iる多結晶質シリコ
ン部材上に、その多結晶質シリコン部材の縁端の持上が
りを生じることなく熱酸化膜を生成させる方法に関する
ものである。
集積回路素子においては、絶縁性基板上にパターン形成
された多結晶質シリコンの線状部材がMOS(金属−酸
化物一半導体)トランジスタのゲートや導電線路として
使用されている。か)る多結晶質シリコンの線状部材を
集積回路中の他の部材から電気的に絶縁するため引続い
てそれを熱的に酸化する場合、多結晶質シリコン部Hの
酸化は多結晶質シリコン部材と絶縁性基板との界面にお
いてより早い速度で進行する。その結果、多結晶質シリ
コン部材の縁端の持上がりが生じるため、得られる二酸
化シリコン膜は陥入した( reentrant)断面
形状を有Jることになる。か)る陥入した断面形状を有
する二酸化シリコン膜に対しては、それを乗越えて伸び
る連続的な導電線路を形成することが内勤である。J:
lζ、こうして形成された多結晶質シリコン部材をMO
S l〜ランジジメのゲ−1−と()で使用した場合に
は、多結晶質シリコン部材の縁端の持」がりによるゲー
1へ酸化物の厚さの変動の/jめにグー1〜閾値電圧の
ずれが生じる。
このにう41問題は、寸法の小さい素子にJ3いて特に
顕著となる。
本発明の1]的は、絶縁性基板−にに位置する多結晶質
シリコン部材1−に、その多結晶質シリコン部材の縁端
の持1−がりを生じることなく熱酸化膜を生成さける方
法を提供することにdうる。
さて本発明に従Aば、絶縁性基板上に位置する多結晶質
シリコン1′導体祠利製の部材に関し、前記部材の一部
分を酸化づ−ることにJ、って前記部材の露出部分を被
覆1゛る二酸化シリコン層を生成させる方法におい−C
,酸化に先立つ−U IiQ記部材および前記絶縁性基
板上に多結晶質シリコン層を形成し、次いで前記多結晶
質シリコン層を酸化して二酸化シリコンに転化さけるこ
とを特徴とする方法が提供される。
本発明の固有のものと信じられる新規な特徴は前記特許
請求の範囲中に詳細に記載されている。
とは言え、本発明の構成や実施方法および上記以外の目
的や利点は、添付の図面を参照しながら以下の説明を考
察することにJ:って最も良く理解されるはずである。
先ず第1図を見ると、先行技術に基づく方法によって製
造された従来の構造物の断面図が示されている。第1図
に示されるごとく、先ず、シリコン半導体材料から成る
基板11の主面12上に二酸化シリコン層13が生成さ
れる。か)る二酸化シリコン層の表面上には、厚さ0.
65ミクロンの多結晶質シリコン層を沈着させ、オキシ
塩化リン(POCJa)の蒸気を用いた通常の方法によ
ってリンを飽和状態までドープし、次いで通常の写真食
刻用マスキングおよびエツチング技術に基づくパターン
形成を施すことにより、導電性部材14が形成される。
その後、乾燥酸素中において導電性部材14ヲ900℃
で20時間にわたり熱的に酸化することに3− よって厚さ約26(1(17jングストロームの二酸化
シリコン層15が生成される。か)る酸化工程に際して
は、二酸化シリコン層と多結晶質シリ」ン製の導電性部
材との界面に酸素が深く浸透するため、導電性部材の下
側に酸化物の生成が起こり、従って図示のごとくに導電
性部材の縁端の持−トがりが生じるのである。
次に第2A〜20図を見ると、本発明に従って多結晶質
シリコン部材上に二酸化シリ−】ン膜を生成ざUる際の
相次ぐ工程が示されている。最初の第2A図は、シリコ
ンの(100)結晶面に平行な主面22を有するシリ1
ン半導体材IPl製の基板21を示している。主面22
上には、厚さ1ミクロンの二酸化シリコン層23が熱的
に生成される。次いで、標準的な化学蒸着技術(たとえ
ばシランの熱分解)により、多結晶質シリコン半導体材
料から成る厚さ0.65ミクロンの層が沈着させられる
。オキシ塩化リン(POCl2)を用いた通常の方法に
従い1、に記の多結晶質シリコン層にリンを飽和状態ま
でドープトることによってその抵抗率が低下させら4− れる。その後、通常の写真食刻用マスキングおよびエツ
チング技術に基づくパターン形成を多結晶質シリコン層
に施すことによって導電性部材24が形成される。次に
、第2B図に示されるごとく、低圧化学蒸着した厚さ 
750オングストロームの多結晶質シリコン層25でパ
ターン形成済みの多結晶質シリコン部材24が被覆され
る。その後、多結晶質シリコン層25を有する基板を乾
燥酸素中において900℃で20時間にわたり熱的に酸
化すれば、第2C図に示されるごとく、多結晶質シリコ
ン層25は二酸化シリコン膜26に転化される。このよ
うな方法によれば、多結晶質シリコン層25は完全に酸
化されかつ多結晶質シリコン部材24の上部も酸化され
る結果、厚さ約2600オングストロームの多結晶質シ
リコン部材24および厚さ約1500オングストローム
の二酸化シリコン層23の露出部分を被覆する二酸化シ
リコン膜26が生成され、しかも多結晶質シリコン部材
24の縁端の持上がりは全く生じない。
本発明方法の効果を(被覆用の二酸化シリコン層を使用
しない)従来方法の効宋と比較するため、二酸化シリコ
ンを絶縁(A別とづる基板上に多結晶質シリコン部材を
設置した試験片を同様な手順で酸化した。ただし、従来
方法の場合には多結晶質シリコン部材1−に多結晶質シ
リ」ン層(25)を設置しなかった。乾燥M素中におい
て900℃で20時間にわたり熱的酸化を行ったところ
、多結晶質シリコン部材241−に厚ざ260071ン
グスト11−ムの二酸化シリコン膜が形成された。従来
方法では、約2000オングストロームの縁端の持上が
りが認められた。しかるに、本発明方法の場合には縁端
の持上がりが見られなかった。
本発明のもう1つの特徴としては、多結晶質シリコン層
25がドーピングを受けていないにもかかわらず、ドー
ピングを受けた多結晶質シリコン部材24からリンを吸
収する結果、多結晶質シリコン部材24上に厚さ260
0オンゲス1へロームの二酸化シリコン層26が形成さ
れるのである。ドーピングを受(Jていない普通の多結
晶質シリコンの場合ならば、同じ酸化時間で1470オ
ングストロームの二酸化シリコン膜しか生成しない。こ
のように、本発明方法は縁端の持上がりを防止する点で
有用であるばかりでなく、集積回路素子において所望さ
れるようなより厚い二酸化シリコン膜を生成させる点で
も有用である。
上記の実施例においては、二酸化シリコンを絶縁材料と
する基板上に多結晶質シリコン部材が形成されたがその
他の絶縁材料(たとえば窒化シリコン)を有する基板も
使用し得ることは勿論である。
以上、特定の実施の態様に関連して本発明を説明したが
、様々な変更が可能であることは当業者にとって自明で
あろう。前記特許請求の範囲によれば、本発明の精神お
よび範囲から逸脱しない限り、か)る変更や改変の全て
を包括することが意図されている。
【図面の簡単な説明】
第1図は先行技術に基づく方法によって製造された従来
の構造物の断面図であり、また第2A〜2C図は本発明
方法における相次ぐ工程を表わJ7− 構造物の断面図Cある。 図中、21は基板、22(ま主面、23は二酸化シリコ
ン層、24は多結晶質シリ」ン部材、25は多結晶質シ
リコン層、そして26は二酸化シリコン股を表わす。 特許出願人 ゼネラル・−[lツク]〜リック・カンパニイ代理人 
(7630) 生 沼 徳 二8−

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板上に位置づる多結晶質シリコン半導体月
    iPl製の部材に関し、前記部14の一部分を酸化する
    ことににって前記部材の露出部分を被覆する二酸化シリ
    コン層を生成さ[!る7J払にJjいで、酸化に先立っ
    て前記部材および前iI]絶縁絶縁性基板条結晶質シリ
    コン層を形成し、次いで前記多結晶質シリコン層を酸化
    して二酸化シリ−]ンに転化させることを特徴どする方
    法。 2、前記絶縁性基板の絶縁I4利が二酸化シリコンであ
    る特許請求の範囲第1項記載の方法。 3、前記絶縁性基板の絶縁H判が窒化シリコンである特
    許請求の範囲第1項記載の方法。 4、前記部材の多結晶質シリ:】ン半導体jtA利がド
    ーピングを受【プた結果としC低い抵抗率を有している
    特許請求の範囲第1項記載の方法。 5、前記多結晶質シリコン層が化学蒸着法にJ:って形
    成される特許請求の範囲第1項記載の方法。
JP59147718A 1983-07-25 1984-07-18 多結晶質シリコン部材の熱的酸化時の縁端の持上がりを防止する方法 Pending JPS6089976A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51661083A 1983-07-25 1983-07-25
US516610 1983-07-25

Publications (1)

Publication Number Publication Date
JPS6089976A true JPS6089976A (ja) 1985-05-20

Family

ID=24056342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59147718A Pending JPS6089976A (ja) 1983-07-25 1984-07-18 多結晶質シリコン部材の熱的酸化時の縁端の持上がりを防止する方法

Country Status (3)

Country Link
EP (1) EP0137918B1 (ja)
JP (1) JPS6089976A (ja)
DE (1) DE3476140D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111035A (ja) * 1988-10-20 1990-04-24 Fuji Xerox Co Ltd ポリシリコン薄膜トランジスタの製造方法
CN1316637C (zh) * 1998-05-20 2007-05-16 罗姆股份有限公司 反射型传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852850A (ja) * 1981-09-24 1983-03-29 Nec Corp 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239559A (en) * 1978-04-21 1980-12-16 Hitachi, Ltd. Method for fabricating a semiconductor device by controlled diffusion between adjacent layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852850A (ja) * 1981-09-24 1983-03-29 Nec Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111035A (ja) * 1988-10-20 1990-04-24 Fuji Xerox Co Ltd ポリシリコン薄膜トランジスタの製造方法
CN1316637C (zh) * 1998-05-20 2007-05-16 罗姆股份有限公司 反射型传感器

Also Published As

Publication number Publication date
EP0137918B1 (en) 1989-01-11
EP0137918A1 (en) 1985-04-24
DE3476140D1 (en) 1989-02-16

Similar Documents

Publication Publication Date Title
JPH1041482A5 (ja)
JPS6089976A (ja) 多結晶質シリコン部材の熱的酸化時の縁端の持上がりを防止する方法
JPH06101466B2 (ja) シリコン層上に2酸化シリコンの絶縁誘電体層を作る方法
JPS6211781B2 (ja)
JP2874463B2 (ja) 半導体装置の製造方法
JPH0511668B2 (ja)
JPS5940571A (ja) 半導体装置
JPS603779B2 (ja) 半導体装置の製造方法
JPH0379864B2 (ja)
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JP2945023B2 (ja) 薄膜トランジスタの製造方法
JPS62219961A (ja) 薄膜型mos構造半導体装置の製造法
JPH0831597B2 (ja) 絶縁ゲート電界効果形半導体装置の製造方法
JPH04321228A (ja) 半導体装置の製造方法
JPH0824118B2 (ja) 半導体装置の製造方法
JP2611535B2 (ja) 不揮発性半導体記憶装置の製造方法
JPS63133574A (ja) Mos型半導体装置の製造方法
JPS63296277A (ja) 半導体集積回路装置
JPS5882537A (ja) 半導体装置
JPS6020563A (ja) 半導体装置の製造方法
JPS61152043A (ja) 半導体装置の製造方法
JPS60134445A (ja) 半導体装置の製造方法
JPS6160578B2 (ja)
JPS6298620A (ja) 半導体装置の製造方法