JPS6095657A - アドレス変換装置 - Google Patents
アドレス変換装置Info
- Publication number
- JPS6095657A JPS6095657A JP58202155A JP20215583A JPS6095657A JP S6095657 A JPS6095657 A JP S6095657A JP 58202155 A JP58202155 A JP 58202155A JP 20215583 A JP20215583 A JP 20215583A JP S6095657 A JPS6095657 A JP S6095657A
- Authority
- JP
- Japan
- Prior art keywords
- tlb
- time
- field
- shared
- process name
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ処理装置におけるアドレス変換装置に関
する。
する。
従来技術
仮想記憶機能をもつデータ処理装置には、主記憶の論理
番地を絶対番地に変換するアドレス変換動作の実効的な
高速化を図るためＴ Ｌ Ｂ （Ｔｒａｎｓ ｌａ −
ｔｉｏｎ Ｌｏｏｋａｓｉｄｅ Ｂｕｆｆｅｒ） 等と
称する高速アドレス変換器が装備されている。
番地を絶対番地に変換するアドレス変換動作の実効的な
高速化を図るためＴ Ｌ Ｂ （Ｔｒａｎｓ ｌａ −
ｔｉｏｎ Ｌｏｏｋａｓｉｄｅ Ｂｕｆｆｅｒ） 等と
称する高速アドレス変換器が装備されている。
このアドレス変換器は、論理番地の内、セグメント番号
、ページ番号等の部分（以下、ページ番号と称する）を
入力として与えたとき、もしそれに関する情報が記憶さ
れていれば対応する主記憶絶対番地を出力するものであ
るが、マルチジョブシステムあるいは仮想計算機システ
ム等における効率（ＴＬＢヒツト率）を向上させるため
、論理番地以外にプロセス名（空間識別）フィールドを
ＴＬＢディレクトリ中に持つことがある。（このように
し々いとプロセス切替の都度ＴＬＢを消去しなければな
らないからであ＆）その場合、効率向上のためさらにデ
ィレクトリ中に、そのページがシステム全体で共通に使
用されるもの（全共有）なのか、そのプロセスに個有の
ものなのかな識別記憶するフィールド（共有レベル指定
フィールド）を持つこともある。次の表１は、共有レベ
ル指定フィールドでの全共有、個有の各指定に対応する
ＴＬＢ参照時、消去時の動作を示している。
、ページ番号等の部分（以下、ページ番号と称する）を
入力として与えたとき、もしそれに関する情報が記憶さ
れていれば対応する主記憶絶対番地を出力するものであ
るが、マルチジョブシステムあるいは仮想計算機システ
ム等における効率（ＴＬＢヒツト率）を向上させるため
、論理番地以外にプロセス名（空間識別）フィールドを
ＴＬＢディレクトリ中に持つことがある。（このように
し々いとプロセス切替の都度ＴＬＢを消去しなければな
らないからであ＆）その場合、効率向上のためさらにデ
ィレクトリ中に、そのページがシステム全体で共通に使
用されるもの（全共有）なのか、そのプロセスに個有の
ものなのかな識別記憶するフィールド（共有レベル指定
フィールド）を持つこともある。次の表１は、共有レベ
ル指定フィールドでの全共有、個有の各指定に対応する
ＴＬＢ参照時、消去時の動作を示している。
表１
ＴＬＢ参照時、全共有指定だとプロセス名を無視し、す
なわちプロセス名の一致／不一致にかかわらずば−ジ番
号のみの一致を以ってアドレス変換情報存在と見做し、
個有指定だとプロセス名、は−ジ番号の両者が共に一致
していることを以って存在と見做す。プロセス名とペー
ジ番号を指定してＴＬＢを消去する命令の実行において
も同様、共有指定だとプロセス名を無視し、ページ番号
のみの一致でそのエントリを消去し、個有指定だとプロ
セス名、ページ名両者一致のエントリを消去する。
なわちプロセス名の一致／不一致にかかわらずば−ジ番
号のみの一致を以ってアドレス変換情報存在と見做し、
個有指定だとプロセス名、は−ジ番号の両者が共に一致
していることを以って存在と見做す。プロセス名とペー
ジ番号を指定してＴＬＢを消去する命令の実行において
も同様、共有指定だとプロセス名を無視し、ページ番号
のみの一致でそのエントリを消去し、個有指定だとプロ
セス名、ページ名両者一致のエントリを消去する。
このことにより、共有ページは走行プロセスが異ってい
ても同−ＴＬＢエントリを使用できるので、ＴＬＢのよ
り有効な利用が図れる。参照時、ＴＬＢ中にアドレス変
換情報がなかった場合、ノ１−ドウエアあるいはマイク
ロプログラム等によって、ソフトウェアが予め主記憶中
に用意しているセグメント表／ベージ表から必要な情報
を取出してＴＬＢヘロードするがそれには共有レベル情
報も含捷れる。
ても同−ＴＬＢエントリを使用できるので、ＴＬＢのよ
り有効な利用が図れる。参照時、ＴＬＢ中にアドレス変
換情報がなかった場合、ノ１−ドウエアあるいはマイク
ロプログラム等によって、ソフトウェアが予め主記憶中
に用意しているセグメント表／ベージ表から必要な情報
を取出してＴＬＢヘロードするがそれには共有レベル情
報も含捷れる。
さて、実際の仮想記憶利用形態を見ると、システム全体
で共通かプロセス個有かというように単純に分類できな
いものがある。すなわち、システム全体で共通ではない
が、いくつかのジョブで共有し、一方その同じば−ジ名
を別のジョブグループでは別の実体に対応させて使用し
ている。他のページについても上記のような共有関係が
あるが共有の相手はまた異るというよう々場合である。
で共通かプロセス個有かというように単純に分類できな
いものがある。すなわち、システム全体で共通ではない
が、いくつかのジョブで共有し、一方その同じば−ジ名
を別のジョブグループでは別の実体に対応させて使用し
ている。他のページについても上記のような共有関係が
あるが共有の相手はまた異るというよう々場合である。
このような場合、あるページをどのプロセスが共有して
いるかをＴＬＢですべて記憶し切れないので、そのよう
なページに対してはＴＬＢ上はプロセス個有の扱いをせ
ざるを得ないが、消去時、表１のような消去では共有し
ているすべてのプロセス名で複数回の消去指示を出すか
あるいは別の消去指示（例えば全ＴＬＢ消去）を出す必
要がある。
いるかをＴＬＢですべて記憶し切れないので、そのよう
なページに対してはＴＬＢ上はプロセス個有の扱いをせ
ざるを得ないが、消去時、表１のような消去では共有し
ているすべてのプロセス名で複数回の消去指示を出すか
あるいは別の消去指示（例えば全ＴＬＢ消去）を出す必
要がある。
発明の目的
したがって、本発明の目的は、全共有および個有以外の
、例えば上記のようないわば部分共有属性を持つペー：
）１Ｃ対する処理の煩雑さを解決したアドレス変換装置
を提供することである。
、例えば上記のようないわば部分共有属性を持つペー：
）１Ｃ対する処理の煩雑さを解決したアドレス変換装置
を提供することである。
発明の構成
本発明は、ディレクトリ内の共有レベル指定部の内容が
ある値の場合には、空間識別部を参照時には有効とし消
去時には無視する動作を行なう回路を備えたものである
。
ある値の場合には、空間識別部を参照時には有効とし消
去時には無視する動作を行なう回路を備えたものである
。
実施例
以下、本発明を実施例の図面を参照しながら説明する。
第１図は本発明の一実施例に係るアドレス変換装置のブ
ロック図である。レジスタ１には現在実行中のプロセス
名が格納される。レジスタ２には変換すべき論理番地が
格納される。ＲＡＭ６はＴＬＢ有効指示フィールド６１
、共有レベルは指定フィールド６２、プロセス名フィー
ルド６６、は−ジ番号部６４とからなるＴＬＢディレク
トリである。このＴＬＢディレクトリは１コンパートメ
ント構成として記述されている。ＴＬＢ有効表示フィー
ルド６１は１ビツトで、ＴＬＢ参照時″１′′、消去時
″′０＃である。共有レベル指定フィールド６２は２ビ
ツトで、その値が６１１２のとき全共有、”１０”のと
き部分共有、′″００”のとき個有と定義されている。
ロック図である。レジスタ１には現在実行中のプロセス
名が格納される。レジスタ２には変換すべき論理番地が
格納される。ＲＡＭ６はＴＬＢ有効指示フィールド６１
、共有レベルは指定フィールド６２、プロセス名フィー
ルド６６、は−ジ番号部６４とからなるＴＬＢディレク
トリである。このＴＬＢディレクトリは１コンパートメ
ント構成として記述されている。ＴＬＢ有効表示フィー
ルド６１は１ビツトで、ＴＬＢ参照時″１′′、消去時
″′０＃である。共有レベル指定フィールド６２は２ビ
ツトで、その値が６１１２のとき全共有、”１０”のと
き部分共有、′″００”のとき個有と定義されている。
ＴＬＢディレクトリの情報の内、ページ番号部６４０は
−ジ番号は比較器６２によってレジスタ２のページ番号
部のページ番号と比較され、両者が一致しておれば１″
の信号が出力さ枳、Ｔ Ｌ Ｂ有効表示フィールド６１
が”１・、つまりＴＬＢ参照であることが確認される。
−ジ番号は比較器６２によってレジスタ２のページ番号
部のページ番号と比較され、両者が一致しておれば１″
の信号が出力さ枳、Ｔ Ｌ Ｂ有効表示フィールド６１
が”１・、つまりＴＬＢ参照であることが確認される。
プロセス名フィールド６６の内容であるプロセス名はレ
ジスタ１のプロセス名と比較器６１で比較され、両者が
一致しておれば１”の信号が出力されるが、共有レベル
指定フィールド６２の値が＠１１＃、つまり全共有のと
きは比較結果のいかんに拘わらず論理和ゲート回路７２
の出力は＠１”とがり比較結果が無視される。以上の、
は−ジ番号の比較結果を示す比較器６２の出力、プロセ
ス名の比較結果を示す論理和ゲート回路７２の出力そし
てＴＬＢ有効表示フィールド３１の出力が論理積ゲート
回路７４に入力して、これらが全て１１″のときＴＬＢ
参照の一致と見做され参照一致信号により、同時に読出
されているＲＡＭ４の絶対番地とレジスタ２内のぼ一ジ
番地部の内容であるページ内番号が合成されたアドレス
変換後の絶対番地がレジスタ５に格納される。
ジスタ１のプロセス名と比較器６１で比較され、両者が
一致しておれば１”の信号が出力されるが、共有レベル
指定フィールド６２の値が＠１１＃、つまり全共有のと
きは比較結果のいかんに拘わらず論理和ゲート回路７２
の出力は＠１”とがり比較結果が無視される。以上の、
は−ジ番号の比較結果を示す比較器６２の出力、プロセ
ス名の比較結果を示す論理和ゲート回路７２の出力そし
てＴＬＢ有効表示フィールド３１の出力が論理積ゲート
回路７４に入力して、これらが全て１１″のときＴＬＢ
参照の一致と見做され参照一致信号により、同時に読出
されているＲＡＭ４の絶対番地とレジスタ２内のぼ一ジ
番地部の内容であるページ内番号が合成されたアドレス
変換後の絶対番地がレジスタ５に格納される。
ＴＬＢ消去は’Ｉ’ＬＢ有効表示フィールド６１を”０
＃にすることによって行われるが、プロセス名とページ
番号の指定による消去時、本実施例はレジスタ１の内容
を一時的に指定プロセス名に変えた上で、比較器６１に
よるプロセス名の比較結果が、共有レベル指定フィール
ド６２の出力と比較器６２０ば一ジ番号の比較結果を示
す出力と論理和ゲート回路７１および論理積ゲート回路
７６により修正される。すなわち、全共有、部分共有の
場合、論理和ゲート回路７１の出力は常に′１＃である
から、プロセス名が無視されてば一ジ番号のみ一致すれ
ばアドレス変換情報６存在”と見做し、個有の場合のみ
は−ジ番号、プロセス名共に一致してはじめて１アドレ
ス変換情報存在”と見做され、存在したエントリについ
て消去一致信号によりそのＴＬＢ有効表示フィールド６
１が０＃にされる。
＃にすることによって行われるが、プロセス名とページ
番号の指定による消去時、本実施例はレジスタ１の内容
を一時的に指定プロセス名に変えた上で、比較器６１に
よるプロセス名の比較結果が、共有レベル指定フィール
ド６２の出力と比較器６２０ば一ジ番号の比較結果を示
す出力と論理和ゲート回路７１および論理積ゲート回路
７６により修正される。すなわち、全共有、部分共有の
場合、論理和ゲート回路７１の出力は常に′１＃である
から、プロセス名が無視されてば一ジ番号のみ一致すれ
ばアドレス変換情報６存在”と見做し、個有の場合のみ
は−ジ番号、プロセス名共に一致してはじめて１アドレ
ス変換情報存在”と見做され、存在したエントリについ
て消去一致信号によりそのＴＬＢ有効表示フィールド６
１が０＃にされる。
以上のように、全共有ページ、個有ページについて表１
の動作が行なわれ、部分共有ページについてはＴＬＢ参
照時プロセス名有効、ＴＬＢ消去時プロセス名無視の動
作が行われる。
の動作が行なわれ、部分共有ページについてはＴＬＢ参
照時プロセス名有効、ＴＬＢ消去時プロセス名無視の動
作が行われる。
変形例
ＴＬＢ消去として、プロセス名を指定し、そのプロセス
名に属するアドレス変換情報をすべて消去するという動
作を設けることがある。この場合、プロセス名が一致し
ても全共有ページに対しては消去せず、個有は−ジのみ
消去するが、部分共有は−ジに対しても個有は−ジと同
じ扱いで消去することになり、そのような回路を追加す
ることも容易である。
名に属するアドレス変換情報をすべて消去するという動
作を設けることがある。この場合、プロセス名が一致し
ても全共有ページに対しては消去せず、個有は−ジのみ
消去するが、部分共有は−ジに対しても個有は−ジと同
じ扱いで消去することになり、そのような回路を追加す
ることも容易である。
また、ソフトウェアの構造に対応して、プロセス名フィ
ールド６６を２つまたはそれ以上のフィールドに分割す
ることもある。これは、そのうちの１つをジョブ名に対
応させ、他をそのジョブを構成する複数のタスク（プロ
セス）名に対応させて使用される。そして、共有レベル
としては全共有、個有以外に同一ジョブ内の全プロセス
について共有というレベルを設ける。このような場合に
さらに、例えばシステム全体で共有ではないがいくつか
の複数ジョブ間で共有という共有レベルを設けることは
プロセス名フィールド６６の内のジョブ名対応のフィー
ルドに対して前記実施例の方法を適用することによって
容易に達成される。
ールド６６を２つまたはそれ以上のフィールドに分割す
ることもある。これは、そのうちの１つをジョブ名に対
応させ、他をそのジョブを構成する複数のタスク（プロ
セス）名に対応させて使用される。そして、共有レベル
としては全共有、個有以外に同一ジョブ内の全プロセス
について共有というレベルを設ける。このような場合に
さらに、例えばシステム全体で共有ではないがいくつか
の複数ジョブ間で共有という共有レベルを設けることは
プロセス名フィールド６６の内のジョブ名対応のフィー
ルドに対して前記実施例の方法を適用することによって
容易に達成される。
発明の詳細
な説明したように、本発明は、ＴＬＢに取込まれた各種
の共有程度情報によ・す、参照時および消去時に、共有
程度の異なるば一ジの処理をソフトウェアが意識するこ
となく、容易に矛盾なく行なうことができる。
の共有程度情報によ・す、参照時および消去時に、共有
程度の異なるば一ジの処理をソフトウェアが意識するこ
となく、容易に矛盾なく行なうことができる。
第１図は本発明の一実施例に係るアドレス変換装置のブ
ロック図である。 １：レジスタ（プロセス名） ２：レジスタ（論理番地） ３：ＲＡＭ（ＴＬＢディレクトリ） ３１：ＴＬＢ有効表示フィールド ６２：共有レベル指定フィールド ６３：プロセス名フィールド ６４：ページ番号部 ４：ＲｋＭ（絶対番地） ５：レジスタ（アドレス変換後の絶対番地）６１：比較
器（プロセス名） ６２：比較器（ページ番号） ７１．７２：論理和ゲート回路 ７５．７４：論理積ゲート回路
ロック図である。 １：レジスタ（プロセス名） ２：レジスタ（論理番地） ３：ＲＡＭ（ＴＬＢディレクトリ） ３１：ＴＬＢ有効表示フィールド ６２：共有レベル指定フィールド ６３：プロセス名フィールド ６４：ページ番号部 ４：ＲｋＭ（絶対番地） ５：レジスタ（アドレス変換後の絶対番地）６１：比較
器（プロセス名） ６２：比較器（ページ番号） ７１．７２：論理和ゲート回路 ７５．７４：論理積ゲート回路
Claims (1)
- 論理番地以外に空間識別部およびその空間識別部の空間
に関して異る空間の間での仮想記憶共有の程度を示す共
有レベル指定部をディレクトリ内に有するアドレス変換
装置において、共有レベル指定部の内容がある値の場合
には、空間識別部を、参照時には有効とし消去時には無
視する動作を行なう回路を備えたことを特徴とするアド
レス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202155A JPS6095657A (ja) | 1983-10-28 | 1983-10-28 | アドレス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202155A JPS6095657A (ja) | 1983-10-28 | 1983-10-28 | アドレス変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6095657A true JPS6095657A (ja) | 1985-05-29 |
Family
ID=16452868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202155A Pending JPS6095657A (ja) | 1983-10-28 | 1983-10-28 | アドレス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095657A (ja) |
-
1983
- 1983-10-28 JP JP58202155A patent/JPS6095657A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0208428B1 (en) | Direct input/output in a virtual memory system | |
| JPH0193847A (ja) | アドレス拡張方式 | |
| JPH04320553A (ja) | アドレス変換機構 | |
| EP0805398A1 (en) | Memory management system and method for processor having separate code and data contexts | |
| CN107025180B (zh) | 内存管理方法和装置 | |
| JPS6095657A (ja) | アドレス変換装置 | |
| JPS6273347A (ja) | アドレス変換装置 | |
| JP3030037B2 (ja) | 主記憶装置 | |
| JP2635310B2 (ja) | アドレス変換装置 | |
| JPS589452B2 (ja) | フア−ムウエアホウシキ | |
| JPH04205535A (ja) | コピーオンライト方式 | |
| JPS5821352B2 (ja) | バツフア・メモリ制御方式 | |
| JPH0235336B2 (ja) | ||
| JPH02101552A (ja) | アドレス変換バッファ処理方式 | |
| JPH03164845A (ja) | アドレス変換バッファ方式 | |
| JPS63269242A (ja) | アドレス変換方式 | |
| JPS626350A (ja) | Ｔｌｂ制御装置 | |
| JPS6367213B2 (ja) | ||
| JPS63189955A (ja) | 仮想計算機システムにおけるデ−タ転送処理方式 | |
| JPS59201288A (ja) | アドレス変換方式 | |
| JPH04340144A (ja) | バスロック制御装置 | |
| JPS628244A (ja) | 仮想記憶制御方式 | |
| JPS62274352A (ja) | アドレス変換装置 | |
| JPS61204752A (ja) | アドレス変換方式 | |
| JPH0417046A (ja) | アドレス変換装置 |