JPS628244A - 仮想記憶制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 計算機システムにおける、仮想記憶アドレスを実アドレ
スに変換するための仮想記憶制御方式である。仮想記憶
は一定の記憶容量の空間に分割された構成とする。この
記憶容量の整数倍の実記憶領域の記憶装置を設け、各仮
想記憶空間を、その空間識別子で定まる一定の実記憶領
域のみに割り当てる方式により、実記憶領域を拡張した
場合のアドレス変換に対処することができる。

〔産業上の利用分野〕

本発明は、計算機システムにおける、仮想記憶アドレス
を実アドレスに変換するための仮想記憶制御方式に関す
る。

計算機システムの性能対価格比の向上等による、　　　
　□計算機利用領域の拡大に伴い、各計算機システムの
利用プログラムの大きさ、個数共に増大が著しい。

このような傾向に対応して、公知の仮想記憶方　　　　
：式においては、複数の空間からなる、いわゆる多重仮
想記憶方式によって、プログラミング上の記憶領域を拡
大する方式が広く用いられている。

このように、仮想記憶領域が拡大されたシステムを、効
率良く稼動させるためには、実際の記憶装置の記憶領域
、即ち実記憶領域も、それに対応して適当に拡大しなけ
ればならない。

〔従来の技術と発明が解決しようとする問題点〕第２図
は、仮想記憶の一方式を説明する図である。図において
各ボックスは、それぞれ１つの仮想記憶空間１を示し、
各記憶空間は、例えば空間識別子Ｏ１１〜ｎで識別され
る。

各記憶空間１は、例えば１６　ＭＢ（メガバイト）の容
量を有し、従って、各空間内の相対アドレスは２４ビツ
ト構成のアドレスによって指定することができる。

各記憶空間は、各ジョブに割り当てられるが、例えば図
示のように共用域２．３を有し、共用域２．３はシステ
ムの制御プログラム、制御プロツク、及びシステムで共
用されるプログラム等を記憶する領域として、全記憶空
間に共通の同一の内容を保持する領域とする。ジョブ域
４は各記憶空間固有の領域である。。

第３図は、アドレス変換機構の一構成例を示すブロック
図である。

ある記憶空間を割り当てられているジョブに実行制御を
渡すとき、システム制御プログラムは、空間レジスタ１
０にその記憶空間の°空間識別子を設定する。又、制御
レジスタ１１には、システムで定めるセグメントテーブ
ル領域の先頭実アドレスが設定されている。

実行されるプログラムによって発生され、レジスタ１２
に設定される仮想アドレスは、記憶空間内の相対アドレ
スを表示する、例えば２４ビツトのアドレスである。

仮想アドレスの構成は、例えば上位の８ビツト（ビット
０〜７）がセグメント番号、次の５ビツト（ビット８〜
１２）がページ番号であって、この１３ビツト　（ビッ
トθ〜１２）が２ＫＢ（キロバイト）のページのページ
アドレスを構成し、残りの１１とット　（ビット１３〜
２３）がページ内変位を指定するものとする。

記憶装置にアクセスする場合には、仮想アドレスを実ア
ドレスに変換して、記憶装置のアドレスを指定する。こ
のためにシステム制御プログラムは、公知のように所要
のセグメントテーブル１３及びページテーブル１４を記
憶装置上に構成する。

本例において、セグメントテーブル１３は、制御レジス
タ１１の先頭実アドレスで指定される記憶領域に保持さ
れ、各記憶空間のセグメントテーブルは、例えば該先頭
アドレスに、空間識別子×１０２４の変位を加えたアド
レスを先頭とする、１０２４バイトの領域とし、この場
合各空間のセグメントテーブルには、各セグメントに対
する各４バイトの項１４が２５６項設けられる。

セグメントテーブルの各項１４にはページテーブル先頭
アドレスと制御情報の欄があり、該制御情報には、咳項
の有効性を表示する■ビットと、前記の共用域２．３に
属するセグメントであることを表示するＣビットを含む
。

該制御情報中のＩビットが１の場合には、その項１４の
ページテーブル先頭アドレスはページテーブルＩ５の先
頭を指す。こ＼で、一般にセグメントテーブルの各項は
、それぞれ異なるページテーブルを指示するが、Ｃビッ
トが１の場合には、各セグメントテーブルの対応する各
項が、すべて同一、のページテーブルを指している。

各ページテーブル１５は、公知のように各項が仮想記憶
空間の各ページに対応し、該ページのコピーが置かれて
いる記憶装置の実アドレスを示すテーブルであり、本例
において、最大３２ページの２ＫＢページの実ページア
ドレスを指定する構成を有する。

アドレス変換は、空間レジスタ１０の空間識別子によっ
て、該空間のセグメントテーブルの先頭アドレスを決定
し、そのセグメントテーブル内の１項１４をレジスタ１
２のビット０〜７のセグメント番号によって灰定し、項
１４によって指定されるページテーブル１５内の１項を
、レジスタ１２のページ番号によって決定することによ
って、レジスタ１２のビット０〜１２のページアドレス
が、ページテーブルの該項に保持される実ページアドレ
スに変換される。

実ページアドレスをレジスタ１６のビット０〜１２にセ
ットし、ビット１３〜２３にレジスタ１２のページ内変
位をセットすることにより、レジスタ１６に実アドレス
を得る。

公知のように、このようにして得られた実アドレスは、
ＴＬＢ等と呼ばれる、いわゆるアドレス変換バッファ１
７に記憶して、レジスタ１２のページアドレスから直接
索引することにより、アドレス変換を高速化することが
行われる。

例えば、アドレス変換バッファ１７の各項には、変換出
力された実ページアドレスと、そのときの空間レジスタ
ｌＯにある空間識別子が記憶され、アドレス変換におい
て、ページアドレスによって読み出した項の空間識別子
が、その時の空間レジスタ１０の空間識別子と一致すれ
ば、そこに保持されている実ページアドレスを変換結果
として使用する。

なお、アドレス変換バッファ１７の各項には、前記と同
一の意味のＣビットを有し、アドレス変換の際、Ｃビッ
トが１であれば、空間識別子の不一致に関わらず、その
実ページアドレスを有効とする。

このようなアドレス変換バッファ１７によって実アドレ
スが決定した場合は、前記説明のセグメントテーブル及
びページテーブルへのアクセスは実行されずに、アドレ
ス変換バッファ１７から得られた実ページアドレスがレ
ジスタ１６にセントされ、以後は前記と同様に制御され
る。

以上の構成により、複数の記憶空間を有する構成に拡張
された仮想アドレスの変換が行われるが、もしこれに対
応して記憶装置を１６ＭＢより大きくし、従って２４ビ
ツトを越えるビット数の実アドレスが必要になる構成を
実現しようとする場合には、セグメントテーブル１３、
ページテーブル１５及びアドレス変換バッファ１７等に
保持する各実アドレスのビット幅がすべて拡張されるこ
とになって、一般にそれらの構造の変更を要するので、
変更の影響範囲が大きくなり、実記憶領域を拡張する場
合の障害となっていた。

〔問題点を解決するための手段〕

第１図は、本発明の構成を示すブロック図である。

図において、２０は拡張アドレスレジスタ、２１は拡張
アドレス発生部である。

〔作　用〕

システム制御プログラムの、記憶装置の領域割当機能は
、記憶装置の領域を先頭アドレスから順次、１６ＭＢの
領域に分割し、各仮想記憶空間に対しては６、その空間
識別子によって定まる特定の１６ＭＢ領域のみを割り当
てるものとする。

このようにして、各ページテーブル及びアドレス変換バ
ッファの各項には、実ページアドレスとして、上記１６
　Ｍ　Ｂ　領域内の相対アドレスを記憶しておく。

アドレス変換は従来と同様にして実行され、レジスタ１
６に実ページアドレス以下の実アドレスを得る。

同時に、拡張アドレス発生部２１は、空間レジスタ１０
の空間識別子から、−意に定まる所定の拡張アドレスを
発生して、拡張アドレスレジスタ２０にセットし、図示
のように、レジスタ１６の上位に、拡張アドレスレジス
タ２０を連結したものを、拡張した実アドレスとして、
記憶装置アクセスに使用する。

拡張アドレス発生部２１は、セグメントテーブル　　　
　　１又はアドレス変換テーブルのＣビットによって、
アクセス先が共用域であることを検出した場合には、空
間レジスタ１０の内容に関わらず、一定のアドレス値（
例えば０）を発生して、拡張レジスタ２０にセットする
。

以上により、実記憶領域の拡張が容易に実現できる。

〔実施例〕

第１図において、セグメントテーブル１３、ページテー
ブル１４、アドレス変換バッファ１７等は、前記の従来
例と同様の構成で、同様の制御によってアドレス変換が
実行される。但し、セグメントテーブル１３、ページテ
ーブル１５等は、例えば記憶装置の先頭の１６　Ｍ　Ｂ
　９Ｘ域に設定するものとし、従ってアドレス変換処理
過程における記憶装置へのアクセスにおいては、拡張ア
ドレスレジスタを０としてアクセスする。

システム制御プログラムの、記憶装置の領域割当機能は
、記憶装置の領域を先頭アドレスから順次、１６ＭＢご
との領域に分割して管理し、各仮想記憶空間に対しては
、その空間識別子によって定まる特定の１６ＭＢｅ１域
のみを割り当てる。

例えば空間識別子の下位ビットを、この１６ＭＢ１１域
の指真に使用するものとし、例えば空間識別子を８ビツ
トとして、その下位４ビツトをこれに当てる。このビッ
ト数はシステムごとに設定できるようにしてもよい。

システム制御プログラムは、このようにして設定される
割当領域の制限を考慮して、記憶装置の全領域ができる
だけ一様に使用されるように、仮想記憶空間の空間識別
子の番号を割り当てる。

このようにして、１６ＭＢ５１域のアドレスは、空間識
別子から一意に決定するようにするので、各　。

ページテーブル及びアドレス変換バッファの各項には、
実ページアドレスとして、上記１６ＭＢ？Ｊ域内の相対
アドレスのみを記憶しておけばよく、従って従来と同じ
ビット数で表すことができる。

アドレス変換は従来と同様にして実行され、レジスタ１
６に実ページアドレス以下の実アドレスを得るが、同時
に拡張アドレス発生部２１は、空間レジスタ１０の空間
識別子から、例えばその下位４ビツトを抽出して構成し
た拡張アドレスを、拡張アドレスレジスフ２０にセット
する。

図示のように、レジスタ１６の上位に、拡張アドレスレ
ジスタ２０を連結したものを、拡張した実アドレスとし
て、記憶装置アクセスに使用する。

拡張アドレス発生部２１は、セグメントテーブル１３又
はアドレス変換テーブル１７のＣビットの値をラッチ２
２に保持し、・拡張アドレスレジスタ２０の入力ゲート
を制御して、その値が１の場合（共用域を示す）には、
空間レジスタ１０の内容に関わらず、一定のアドレス値
（例えば０）を拡張レジスタ２０にセットする。

以上の構成により、アドレス変換機構を大幅に変更する
必要なしに、実記憶領域の拡張に対処することができる
。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、仮想
記憶方式の計算機システムにおいて、実記憶領域の拡張
が、比較的容易に実施できるので、計算機システムの利
用分野を拡大するという著しい工業的効果がある。

【図面の簡単な説明】

第１図は本発明の実施例構成ブロック図、第２図は仮想
記憶の一方式例説明図、 第３図は従来のアドレス変換機構の一構成例ブロック図
である。 図において、 ｌは記憶空間、　　　　２．３は共用域、４はジョブ域
、　　　　１０は空間レジスタ、１１は制御にジスタ、
　　１２．１６はレジスタ、１３はセグメントテーブル
、 １５はページテーブル、 １７はアドレス変換バッファ、 ２０は拡張アドレスレジスタ、 ２１は拡張アドレス発生部

Claims (1)

1. 【特許請求の範囲】 所定の容量を有する複数の記憶空間に分割され、該記憶
   空間の空間識別子と、該記憶空間内の相対アドレスとに
   よって構成された仮想アドレスを、該所定容量の整数倍
   の記憶領域を有し、該仮想アドレスによって指定される
   データを保持する記憶装置の実アドレスに変換するに際
   し、 該相対アドレス（１２）を、該実アドレスの一部を構成
   する部分アドレス（１６）に変換するアドレス変換手段
   （１３、１５、１７）、 及び、該部分アドレス（１６）に、該空間識別子の所定
   の関数として定まるアドレス（２０）を連結して、部分
   アドレスを拡張する手段（２１）を有することを特徴と
   する仮想記憶制御方式。