JPS6097445A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、データ処理装置と主記憶装置との間のデータ
転送方式に関するもので、特にリード・モディファイ・
ライト型のデータ転送方式に関する。

〔従来技術〕

従来、主記憶装置と複数のデータ処理装置との間で共通
のバスを介してリード・モディファイ・ライト（以下、
ＢＭＷと略す）型のデータ転送を行う場合には、他の装
置によってＲ鼎動作を乱されない様に、ＲＭＷ型のデー
タ転送が終了する迄バスを占有し、他のデータ処理装置
に主記憶装置とのデータ転送を実行させない方式が用い
られていた。

第１図はデータ処理システムの一例で、共通のバスＢを
介してデータ処理装置ＰＩ−Ｐ、は、主記憶装置ＭＭと
のデータ転送を行う。ＢＣはパス制御装置でデータ処理
装置からのバス使用要求に対し優先順位を判定し、パス
上の唯１つの装置にバス使用権を与える。

第２図（、）はバスを占有してＲＭＷ型のデータ転送を
行う場合のバスの転送状態を示しだものである。

第２図（ａ）に於て、■は読み出しサイクルで、データ
処理装置は主記憶装置からデータの読み出しを行い、モ
ディファイサイクル■で読み出したデータの処理を行い
、書き込みサイクル■ではモディファイサイクル■で処
理したデータを主記憶装置に書き込む。

従来は、ＲＭＷ動作を行うデータ処理装置は第２図（、
）の■〜■の間に亘ってバスを占有しこの間他のデータ
処理装置は、主記憶装置及びバスを使用できなかった。

すなわち、第２図（、）に於て■〜■の間に亘ってバス
を占有する事をやめるべく、読み出しサイクル■でバス
の占有を解除して書き込みサイクル■の転送を独立に行
おうとすれば、読み出しサイクル■の後に他のデータ処
理装置が読み出Ｌサイクル■で読み出されたロケー７ョ
ンにＲＦｉ％Ｖ動作を行うと、モディファイサイクル■
で行う処理以前のデータを読み出す事にょシ、データの
不一致が生じ誤った処理を行う事になるからである。し
かしながら、第２図（ａ）のモディファイサイクル■は
、データ処理装置が読み出したデータの処理を行ってｂ
る時間であってバスは使用されておらず、ＲＭＷ動作を
行わないデータ処理装置から見れば使用効率の低下をも
たらしていた。

従来技術でＲＭＷ動作を行うもう一つの方法は、スプリ
ットサイクルでデータ転送を行う方式のバスを有してい
る場合である。スプリットサイクルのバス転送に於ては
、ＲＭＷ型の転送は第２図（ｂ）に示す様に３回のパス
転送がら成シ、パス転送とパス転送の間には、ＲＭＷ型
以外のパス転送であれば、バス及び主記憶装置を使用す
る事ができる。しかし、この場合は、主記憶装置がＲＭ
Ｗ動作の転送を受け付けた事を記憶していて、ＲＭＷ型
転送である事を通知してきた主記憶装置要求に対して転
送を拒絶する。これに対し、拒絶されたデータ処理装置
は、最初に主記憶装置に受け付けられたＲＩＶＩＷ動作
の転送が終了する迄再転送を試みる。この方式は、ＲＭ
Ｗ動作によるパス転送の窒き時間にＲＭＷ動作を含まな
いパス転送を行える利点があるが、ＲＭＷ動作型の要求
を行い転送を拒絶されたデータ処理装置が再試行のため
に無意味なパス転送を試みるため、バスの有効なトラフ
ィックを減少させると言う欠点があった。

〔発明の目的〕

本発明の目的は、ＲＭＷ型のデータ転送に於ける読み出
しサイクルと書き込みサイクルとを２つのパス転送に分
割する事により、ＲＦｉ’ｌＷ型のデータ転送による長
時間のバス及び主記憶装置を占有を解消し、ＲＭＷ型の
転送を行わない一般のデータ処理装置が、バス及び主記
憶装置を効率良く使用できるデータ処理装置を提供する
事にある。

（発明の構成〕 本発明は、主記憶装置と複数のデータ処理装置とが共通
のバスを介してデータの転送を行うデータ処理システム
に於て、前記複数のデータ処理装置は、主記憶装置とＲ
ＭＷ型のデータ転送を行う複数のデータ処理装置を含み
、前記ＲＭＷ型のデータ送を実行している事を他のデー
タ処理装置を通知する信号を送出する手段と、他のデー
タ処理装置において、前記ＲＭＷ型の転送が継続してい
る事を記憶する手段とを有し、このことによシ、ＲＮＩ
Ｗ　ｄのデータ転送を行おうとするデータ処理装置は、
前記記憶手段がＲＭＷ型のデータ転送が継続している事
を示している間は、ＲＭＷ型のデータ転送を行う為のパ
ス使用要求を抑止する事を特徴とするデータ処理装置で
ある。

〔発明の実施例〕

次に、本発明の実施例について図面を参照して詳細に説
明する。

第３図及び第４図は、本発明の一実施例を示すデータ処
理装置のバスインタフェース回路及び動作を示すタイム
チャートであシ、システムの構成は第１図に同じとする
。

第４図に於て、ＢＳＢＵＳＹ−はパスを占有している事
を示す信号で、ＢＳＲＥＱＴ−はバス上の装置が第１図
のパス制御装置ＢＣにパスの使用要求を出していること
を示す信号、ＢＳＤＶＬＤ−はパスを介して転送を行っ
ている事を示す信号、ＢＳＡＣＥＰ−はデータの転送を
受け取るべき装置が、ＢＳＤＶＬＤ−信号に同期して送
られてくるデータの転送を受付けた事を−示す信号であ
る。ＢＳＤＶＬＤ−信号とＢＳＡＣＥＰ−信号は、組に
なって第４図のｔ２→ｔ３→ｔ４→ｔ５で示す非同期会
話型の転送を行っている。Ｂ　ＳＷＲＩ　Ｔ−信号はＢ
ＳＤＶＬＤ−信号に同期して送出される信号で、主記憶
装置に対して読み出し要求か、書き込み要求かを通知す
る信号である。ＢＳＲＭＷ−信号は本発明による信号で
１３８ＤＶＬＤ−信号に同期して送出され、主記憶装置
ＲＭＷ型のデータ転送を行っているか否かを、バスに接
続された他のデータ処理装置に通知する信号である。こ
こで、信号の末尾に付されているＩＴ　ＩＩ又はパ＋”
の符号は、論理値ＩＩ　Ｉ　ＩＩ（有意な値）である時
、信号のレベルがＩＩ　ＯＩＩすなわちローレベルであ
る場合はｂ　ＩＩを、その逆であれば１１　＋７１の様
に付されている。

第３図はデータ処理装置のパスインタフェース回路の一
部で、本発明に関する部分のみを示し、会話型転送を行
う為の制御回路等は省略している。

ここで、第３図、第４図とによってその動作を説明する
。データ処理装置をＡ、データ転送を行う他のデータ処
理装置をＢと呼ぶ事にする。

第４図の時刻１．でデータ処理装置Ｂがバスの使用権を
得て、バスを使用してＲＭＷ型のデータ転送を開始した
とする。装置ＢはＢＳＢＵＳＹ−信号をローレベルにし
てバスの占有を確保し、次いで時刻ｔ２に於てＢＳＤＶ
ＬＤ−信号をローレベル、ＢＳＷＲＩＴ−信号をハイレ
ベルにして主記憶装置に読み出し要求である事を通知す
る。この時、装置ＢはＲＭＷ型のデータ転送を行う為、
本発明による信号ＢＳＲＭＷ−信号をローレベルにして
ＲＭＷ型のデータ転送である事を表示する。上記で説明
したＢ　５ＷＲＩ　Ｔ−信号、ＢＳＲＭＷ−信号は、同
一のパスに接続されている装置Ａにおいても検出できる
。

第３図に於て、ＢＳＷＲＩＴ−信号はインバータタイプ
のバスレシーバ３、インバータ１３を経てＮＡＮＤダー
ト１０にＢＳＷＲＩＴ−２０信号として入力される。

ＢＳＲＭＷ−信号モ、インバータタイプのパスレシーバ
４を経てＢＳＲＭＷ＋１０信号としてＮＡＮＤゲート１
０に入力される。ＮＡＮＤ　＋”　−ト１０の残シの入
力ＭＹＬＯＣＫ−００信号は、装置Ａがデータ転送を行
う時ＢＳＤＶＬＤ−信号を生成するだめのフリップフロ
ツノ（以下、単にわ４゛と略す）２２の出力ＭＹＤＶＬ
Ｄ＋００と、同じく装置ＡがＲＭＷ型のデータ転送を行
う時ＢＳＲＭＷ−信号を生成する為のＦ／Ｆ　２３の出
力信号ＭＹＲＭＷ＋００とによってＮＡＮＤゲート１６
によシ生成される。今、装置ＡはＲＭＷ型のデータ転送
を行っている訳ではないので、ＮＡＮＤゲート１６の出
力ＭＹＬＯＣＫ　−００信号はハイレベルとなシ、ＮＡ
ＮＤダート１０の出力ｓＭｔ、ｏｃＫ−ｏ　ｏはローレ
ベルとなる。このことによ、９、ＡＮＤダート１５の出
力５ＥＴＬＯＣＫ　＋　ＯＯ信号はハイレベルとなって
本発明によるＲＭＷ型のデータ転送の検出を記憶するＤ
−タイｆ　Ｆ／Ｆ　２１のＤ入力はハイレベルとなる。

装置Ｂからのリード要求を受け取った主記憶装置は、転
送を受け付けた事をＢＳＡＣＥＰ−信号をローレベルに
して装置Ｂに通知する。ＢＳＡＣＥＰ−信号を受け取っ
た装置Ｂは、ＢＳＤＶＬＤ−信号をハイレベルにする。

ＢＳＤＶＬＤ−信号がハイレベルに復帰した事を検出す
ると、主記憶装置はＢＳＡＣＥＰ−信号をハイレベルに
復帰する。（第４図のｔ２→ｔ３→ｔ４→ｔｓ　） 第３図に於て、前述し九ＢＳＡＣＥＰ−信号は、インバ
ータタイプのバスレシーバ２を経てＤ−タイプＦ／Ｆ　
２１のクロック入力端子に接続されている。

前述した様に、この時り一タイプＦ／Ｆ　２１のＤ入力
信号５ＥＴＬＯＣＫ　＋００は、ハイレベルになってい
るので、ＢＳＡＣＥＰ−信号の前縁でＦ／Ｆ　２１はセ
ットされ、ＭＭＬＯＣＫ　＋　００信号はハイレベルに
なシ、第４図のｔ３→ｔ６の矢印で示した動作を行う。

読み出し要求を受け取った主記憶装置は、アクセスタイ
ムを経過した後、読み出しデータを装置Ｂに転送するた
め、第４図のｔ８→ｔ９→ｔｌＯ−＋ｔｌｌで示す動作
をする。読み出しデータを受け取った装置Ｂは、ＢＳ］
３ＵＳＹ−信号をハイレベルに復帰させ（第４図のｔ１
２　）バスを開放する。

この後、装置Ｎ、　Ａにバス転送の必要が生じバス制御
装置にバスの使用要求を通知する為、装置のパス使用要
求信号を発生ずる第３図のＦ／Ｆ　２０をセットしよう
とする。Ｆ／Ｆ　２０をセットする入力５ＥＴＲＥＱ　
−００信号は、ＮＡＮＤケ８−トロによって生成される
が、ＮＡＮＤ　ケ”−トロの入力ＩＮＨＲＭＷ　−００
信号によって制御される。ＩＮＨＲＭＷ　−００信号は
Ｆ／Ｆ２３の出力信号ＭＹＲＭＷ＋００とＦ／Ｆ　２１
の出力ＭＭＬＯＣＫ　＋　００とからＮＡＮＤケゝ−ト
９によって生成される。

今、装＠Ａの転送の種類が瓢偕型のデータ転送であれば
、ＭＹＲＭＷ＋００は、ハイレベルにセットされておシ
、ＩＩ／Ｆ　２１の出力ＭＭＬＯＣＫ　＋　００は、前
述した様にハイレベルを保持しているのでＩＮＨＲＭＷ
−００信号は、ローレベルとなってＮＡＮＤゲート６の
他の入力が如何なる値でもバス使用要求Ｆ／Ｆ　２０は
、ＭＭＬＯＣＫ　＋　ＯＯ信号がローレベルにならない
限りセットされる４■は無く、ＲＭＷ　Ｗのバス使用要
求は装置Ａから発生される事はない。しかし、装置Ａの
データ転送の種類がＲＭＷ型の転送でなければ、ＭＹＲ
ＭＷ＋ＯＯ信号は、ロー　Ｌ／　ヘルであるのでＩ　Ｎ
ＨＲＭＷ−００信号はハイレベルとなり装置Ａのバス使
用要求は、ＩＮＩ−ＩＲＩＶＩＷ　−００によって阻止
される事はなくバス使用要求を発生する事が可能である
。この様にある装置が主記憶装置に対してＲＭＷ型の転
送を行っている時、他の装置がＲＭｗ型の転送を主記憶
装置に対して行う事はできない。この時装置Ｂ以外の装
置がＲＭＷ型以外のデータ転送を行いＢＳＡＣＥＰ−信
号がバス上に発生したとしても、ＢＳＲＭＷ−信号はハ
イレベルであるので、第３図のインバータ１４の出力Ｂ
ＳＲＭＷ−２０信号はハイレベルとなシ、ＮＡＮＤゲー
ト１２、インバータ８、ＮＡＮＤダート７、ＡＮＤゲー
ト１５で構成されるホールド回路により、Ｆ／Ｆ’２１
は出力の状態を保持する。

読み出しデータの処理を終了した装置Ｂは、処理したデ
ータを主記憶装置に対してデータの書き込みを行う為バ
スの使用要求（第４図のｔ＋３）を発生し、使用権が認
められるとＢＳＢＵＳＹ−信号をローレベルにし、前述
した如（ＢＳＤＶＬＤ−信号、ＢＳＡＣＥＰ−信号、Ｂ
ＳＭｔＩＴ−信号を使用して主記憶装置にデータの届き
込みを行う。これは、ＲＭｗ型の転送であるのでＩ３Ｓ
ＲＭＷ−信号をローレベルにしてデータの転送を行う。

（第４図のｔ１４→ｔ１５→ｔ１６″ＬＩ７″ｔ１８） 第３図でこの動作を説明すると、Ｂ　ＳＷＲＩ　Ｔ−信
号はインバータタイプのバスレシーバ３を経てＮＡＮＤ
ケ”−ト１１にＢ　ＳＷＩζＩＴ＋１０信号として入力
される。

１き込み転送であるのでＢＳＷＲＩＴ　＋　１０信号は
ノ・イレベルに、Ｉも梨型の転送であるのでＢＳＲＭＷ
−信号はローレベルでアリ、インバータタイプの／Ｚス
レ／−バ４を紅たＩＩＳＲＭＷ＋１０信号もノ・イレベ
ルとなる。このことから、ＮＡＮＤゲート１１の出力は
ローレベルＫ、ＡＮＤケｅｌ・１５　ノ出カバローレベ
ルとなり、第４図のｔ１６で示されるＢＳＡＣＥＰ−信
号によ、！１ｌｌＤ−タイプＦ／Ｆ　２１はリセットさ
れ、装置ＡにおいてＲＭＷ型の転送要求の抑止は解除さ
れる。

（この動作は第４図ではｔ１６→ｔ７．への矢印で説明
される） 最後に複数のデータ処理装置が、ＲＭｗ型のデータ転送
要求を同時に発生した場合について説明する。

バス使用要求Ｆ／Ｆ　２０のＤ入力にはＲＭＷ型の転送
要求Ｆ／Ｆ　２３のＱ出力信号ＭＹＲＭＷ　−００信号
が接続されておシ、クロック入力にはパス占有表示信号
ＢＳＢＵＳＹ−信号の反転出力がインバータタイプのバ
スレシーバ１７を経て接続されている。今、ＲＭＷ型の
データ転送要求を行う装置に於ては、ＭＹＲＩｌｍ−０
０信号は、ローレベルであるのでＢＳＢＵＳＹ−信号の
前縁でバス使用要求Ｆ／Ｆ　２０はリセットされ、Ｆ／
Ｆ　２０を再セットするには、ＮＡＮＤダート６の出力
５ＥＴＲＥＱ　−００信号がローレベルにならなければ
ならない。もし、バス上でＲＭＷ型のデータの転送要求
をして、バス使用権を得た装置があれば、前述した様に
Ｆ／Ｆ　２１　（Ｄ出力ＭＭＬＯＣＫ　＋　ＯＯ信号が
７％イレベルとなって、ＲＭＷ型の転送を含むバス使用
要求であれば、ＮＡＮＤゲート９の出力ＩＮＨＲＭＷ　
−００信号がローレベルとなってＦ／Ｆ　２０が再セッ
トされるのを阻止する。これによシ、複数の装置がＲＭ
Ｗ型転送を含むバス使用要求を発生した場合も、第４図
のｔ１２→ｔ１４の間に再びＲＦ＃型の転送が介入する
事はない。

〔発明の効果〕

本発明は、以上説明した様に、ＲＭＷ型の転送を実行中
である事を示すバス信号とＲＭＷ型転送を行うデータ処
理装置にＲＭＷ型の転送が継続中である事を記憶する手
段とを設ける事によシ、肋裁型の転送の読み出しサイク
ルと書き込みサイクルを２回に分割して転送する。事に
よシ、主記憶装置及びバスの使用効率を向上させる事が
できると言う効果がある。

【図面の簡単な説明】

第１図は主記憶装置を共有するデータ処理７ステムの一
例を示すブロック図、第２図はリード・モディファイ・
ライトの動作を示す図、第３図は本発明の一実施例を示
す図、第４図は本発明の実施例の動作を示したタイム・
チャートである。 図中、ＢＣ・・・バス制御装置、ＭＭ・・・主記憶装置
、Ｐ１〜Ｐｏ・・・データ処理装置、ＢＳＢＵＳＹ−・
・・バス占有信号、ＢＳＲＥＱＴ−・・・バス使用要求
信号、ＢＳＤＶＬＤ−・・バスデータ転送信号、ＢＳＡ
ＣＥＰ−・・・バスデータ転送受は取シ信号、ＢＳＷＲ
Ｉ　Ｔ−・・・主記憶装置書き込み信号、ＢＳＲＭＷ　
−・・−ＲＭＷ型転送表示信号、ＭＭＬＯＣＫ＋范１図 免２閃 ■　■　■ ）Ｖ又の富き［１１ｉ問

Claims (1)

【特許請求の範囲】
1. １、主記憶装置と複数のデータ処理装置とが共通のバス
   を介してデータの転送を行うデータ処理／ステムに於て
   、前記複数のデータ処理装置は、主記憶装置とリード・
   モディファイ・ライト型のデータ転送を行う複数のｒ−
   夕処理装置を含み、前記リード・モディファイ・ライト
   型のデータ転送を行うデータ処理装置は、リード・モデ
   ィファイ・ライト型のデータの転送に伴うデータ転送を
   実行している事を他のデータ処理装置に通知する信号を
   送出する手段と、他のデータ処理装置において前記リー
   ド・モディファイ・ライト動作が継続している事を記憶
   する手段とを有し、このことによシ、リード・モディフ
   ァイ・ライト型のデータ転送を行おうとする前記データ
   処理装置は、前記記憶手段がリード・モディファイ・ラ
   イト動作が、継続している事を示している間は、リード
   ・モディファイ・ライト動作を主記憶装置に対して行う
   為のバス使用要求を抑止する事を特徴とするデータ処理
   装置。