JPS6098653A - 高密度実装形半導体装置 - Google Patents
高密度実装形半導体装置Info
- Publication number
- JPS6098653A JPS6098653A JP58206967A JP20696783A JPS6098653A JP S6098653 A JPS6098653 A JP S6098653A JP 58206967 A JP58206967 A JP 58206967A JP 20696783 A JP20696783 A JP 20696783A JP S6098653 A JPS6098653 A JP S6098653A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- type semiconductor
- high density
- mounting type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
このうｔ明は、ＩＣチップ’ｌ ｌＯ＋密度実装させた
半導体装置に関するものである。
半導体装置に関するものである。
第１図はこの種半導体装置の製造工程７示す説明図で、
半導体ウエノ・１ヶ作成マスク２で処理して表相１１
Ｉ Ｃチップ３と裏側ＩＣチップ４と７構成し、これら
シリー ドフンームの表面および裏面にそれぞれ配設し
、ＩＣ’ｌｌ＄ｌ＃成していた。
半導体ウエノ・１ヶ作成マスク２で処理して表相１１
Ｉ Ｃチップ３と裏側ＩＣチップ４と７構成し、これら
シリー ドフンームの表面および裏面にそれぞれ配設し
、ＩＣ’ｌｌ＄ｌ＃成していた。
第２図（ａ）、（ｂ）は上記表、裏のＩＣチップの配設
状態を示すもので、この図かられかるように、第２図（
ｂ）の裏側ＩＣチップ４については、各人出力ボート（
■ｓｓ 、Ｉｌｏ 、・−・・）と各リード６との対応
関係が、表側ＩＣチップ３のそれと逆にｔ、ｃるために
、このままではワイヤボンドすることができないという
不便があった。
状態を示すもので、この図かられかるように、第２図（
ｂ）の裏側ＩＣチップ４については、各人出力ボート（
■ｓｓ 、Ｉｌｏ 、・−・・）と各リード６との対応
関係が、表側ＩＣチップ３のそれと逆にｔ、ｃるために
、このままではワイヤボンドすることができないという
不便があった。
し発明の概要〕
この発明は、上記のような従来のものの欠点ケ除去する
ためになされたもので、リードフ／−ムの表側に配設す
るＩＣチップの作Ｊ戊マスクの作図データを鏡面反転し
た反転マスフケ用いて作成したＩＣチップをリードフレ
ームの裏側に配設することにより、表、裏のＩＣチップ
とリードの位ｒｋ関係を同一にすることによって、リー
ドフＶ−ムのリードヶ共有させることができるようにし
たものである。
ためになされたもので、リードフ／−ムの表側に配設す
るＩＣチップの作Ｊ戊マスクの作図データを鏡面反転し
た反転マスフケ用いて作成したＩＣチップをリードフレ
ームの裏側に配設することにより、表、裏のＩＣチップ
とリードの位ｒｋ関係を同一にすることによって、リー
ドフＶ−ムのリードヶ共有させることができるようにし
たものである。
第３図はこの発明の半導体装置の袈造工程欠ボす説明図
で、第１図と同一個所は同一符号で示し。
で、第１図と同一個所は同一符号で示し。
ているが、この発明の場合は、裏側ＩＣチップ４への作
成には、表側ＩＣチップ３の作成マスク２０作図データ
？反転させた別途の反転マスク２Ａ夕用いている点に特
徴を有するものである。
成には、表側ＩＣチップ３の作成マスク２０作図データ
？反転させた別途の反転マスク２Ａ夕用いている点に特
徴を有するものである。
第４図（ａ）、（ｂ）は表のＩＣチップとこの発明によ
る上記反転マスク２Ａ’＆用いて作成した裏側ＩＣチッ
プ４Ａを当該リードフレームの表面と裏面に配設り、た
場合の上記第２図（ａ）、（ｂ）に相当する図である。
る上記反転マスク２Ａ’＆用いて作成した裏側ＩＣチッ
プ４Ａを当該リードフレームの表面と裏面に配設り、た
場合の上記第２図（ａ）、（ｂ）に相当する図である。
この図から分るように、表、裏■Ｃチップ３．４Ａとり
一ド６との相対関係が等し。
一ド６との相対関係が等し。
くなって、裏側ＩＣチップ４Ａと表側ＩＣチップ３と７
同じリード６にワイヤボンドすることができることを示
している。
同じリード６にワイヤボンドすることができることを示
している。
〔発明の効果〕
以上説明したようＫ、この発明は、裏側ＩＣチップのｆ
ｌ［’＆、表側ＩＣチップの作成マスフケ鏡面反転させ
た反転マスクを用いて行ったので、リードフレームの表
、！ＡにＩＣチップを簡単に配設接続できるので、その
作業速度の向上が図れ、また、ａ側ＩＣチップ作成用の
反転マスクの作成は、表側のそれの単純な作図テークを
反転処理するだけですみ、しかも表１１１１ Ｉ Ｃチ
ップと同じフロセスを用いるので、電気的特性ケ裏１表
ともに同程度に維持できる等の利点もある。
ｌ［’＆、表側ＩＣチップの作成マスフケ鏡面反転させ
た反転マスクを用いて行ったので、リードフレームの表
、！ＡにＩＣチップを簡単に配設接続できるので、その
作業速度の向上が図れ、また、ａ側ＩＣチップ作成用の
反転マスクの作成は、表側のそれの単純な作図テークを
反転処理するだけですみ、しかも表１１１１ Ｉ Ｃチ
ップと同じフロセスを用いるので、電気的特性ケ裏１表
ともに同程度に維持できる等の利点もある。
第１図は従来の半導体装置の製造工程を説明するための
図、第２図（ａ）、（ｂ）は従来のＩＣチップｔＸＶ−
ドフレームの表、裏画面に配設する場合のそれぞれのＩ
Ｃチップと各リードとの関係位置ケ示す配置図、第：３
図番まこの発明の半導体装置の製造工程ｔｘｈ明するた
めの図、第４図（ａ）、（ｂ）Ｇｊ、この発明による表
、裏ＩＣチップと各リードとの関係位ｅＶ示す配置図で
ある、 図中、１は半導体ウェハ、２は表側ＩＣチップの作成マ
スク、２人は裏側ＩＣチップの反転マスク、５はＩＣ１
６はリードである。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増雄 （外２名） 第１図 第２図 第３図 第４図
図、第２図（ａ）、（ｂ）は従来のＩＣチップｔＸＶ−
ドフレームの表、裏画面に配設する場合のそれぞれのＩ
Ｃチップと各リードとの関係位置ケ示す配置図、第：３
図番まこの発明の半導体装置の製造工程ｔｘｈ明するた
めの図、第４図（ａ）、（ｂ）Ｇｊ、この発明による表
、裏ＩＣチップと各リードとの関係位ｅＶ示す配置図で
ある、 図中、１は半導体ウェハ、２は表側ＩＣチップの作成マ
スク、２人は裏側ＩＣチップの反転マスク、５はＩＣ１
６はリードである。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増雄 （外２名） 第１図 第２図 第３図 第４図
Claims (1)
- リードフレームの裏面に、その表面に配設した表側ＩＣ
チップの作成マスクを鏡面反転させた反転マスクで作成
された裏側ＩＣチップを配設し、表裏のＩＣチップとリ
ードフＶ−ムとの位置関係ケ同一にして当該リードフ／
−ムの各リードヶ共有させたことケ特徴とする高密度実
装形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206967A JPS6098653A (ja) | 1983-11-02 | 1983-11-02 | 高密度実装形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206967A JPS6098653A (ja) | 1983-11-02 | 1983-11-02 | 高密度実装形半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6098653A true JPS6098653A (ja) | 1985-06-01 |
Family
ID=16531965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58206967A Pending JPS6098653A (ja) | 1983-11-02 | 1983-11-02 | 高密度実装形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6098653A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991014282A1 (fr) * | 1990-03-15 | 1991-09-19 | Fujitsu Limited | Dispositif semiconducteur a puces multiples |
| US5530292A (en) * | 1990-03-15 | 1996-06-25 | Fujitsu Limited | Semiconductor device having a plurality of chips |
-
1983
- 1983-11-02 JP JP58206967A patent/JPS6098653A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991014282A1 (fr) * | 1990-03-15 | 1991-09-19 | Fujitsu Limited | Dispositif semiconducteur a puces multiples |
| US5530292A (en) * | 1990-03-15 | 1996-06-25 | Fujitsu Limited | Semiconductor device having a plurality of chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6098653A (ja) | 高密度実装形半導体装置 | |
| JPH04188759A (ja) | 半導体集積回路装置 | |
| JP2768822B2 (ja) | ワイヤボンディグ方式半導体装置 | |
| JPH01220837A (ja) | 半導体集積回路装置 | |
| JPH0282564A (ja) | 半導体装置 | |
| JP2917506B2 (ja) | 半導体集積回路装置 | |
| JPS6035545A (ja) | リードレス型セラミツク・チツプ・キヤリア | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JPS6095958A (ja) | 半導体装置 | |
| JPS60147126A (ja) | 半導体装置 | |
| JPS5839037A (ja) | チツプキヤリア | |
| JPS6094755A (ja) | 半導体装置 | |
| JPH04199552A (ja) | Ｉｃパッケージ | |
| JPS5935461A (ja) | Ｌｓｉの実装方式 | |
| JPH04147661A (ja) | 半導体集積回路装置のリードフレーム | |
| JPS6022327A (ja) | 半導体装置 | |
| JPH03219664A (ja) | 薄膜配線基板 | |
| JPH02140967A (ja) | 自動レイアウト装置 | |
| JPH0563331A (ja) | 印刷回路基板 | |
| JPS59192848U (ja) | 厚膜ハイブリツドｉｃ | |
| JPS6020239Y2 (ja) | バブルメモリチツプ | |
| JPS62291156A (ja) | 混成集積回路装置 | |
| JPH05326833A (ja) | 半導体実装基板 | |
| JPH03194953A (ja) | 高周波厚膜集積回路装置 | |
| JP2001230368A (ja) | 集積回路のパッケージ構造 |