JPH0563331A - 印刷回路基板 - Google Patents

印刷回路基板

Info

Publication number
JPH0563331A
JPH0563331A JP3221993A JP22199391A JPH0563331A JP H0563331 A JPH0563331 A JP H0563331A JP 3221993 A JP3221993 A JP 3221993A JP 22199391 A JP22199391 A JP 22199391A JP H0563331 A JPH0563331 A JP H0563331A
Authority
JP
Japan
Prior art keywords
pad
gold plating
soft
plating pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3221993A
Other languages
English (en)
Inventor
Kiyoshi Tomita
清 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP3221993A priority Critical patent/JPH0563331A/ja
Publication of JPH0563331A publication Critical patent/JPH0563331A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【構成】 ＯＬＢパッドおよびＩ／Ｏパッドの両者に対
して、共に最下層に結晶粒子が柔かいソフト金めっきパ
ターンを形成し、中間層にコバルト系金属を含むハード
金めっきパターンを形成し、最上層にソフト金めっきパ
ターンを形成する。 【効果】 ＯＬＢパッドおよびＩ／Ｏパッドのそれぞれ
に要求される機能を満足し、しかも１回のレジストパタ
ーニングで両者を同時に形成することが可能となり、従
って作業工程を簡素化できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は印刷回路基板に関し、特
にＴＡＢチップタイプのＩＣのリードをボンディングす
るためのＯＬＢパッドと、上位装置に装着するためのコ
ネクタ端子用のＩ／Ｏパッドとを有する印刷回路基板に
関する。
【０００２】
【従来の技術】図２は従来の印刷回路基板の一例を示す
断面図である。
【０００３】テープ・オートメイテッド・ボンディング
（Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）チッ
プタイプ（ＴＡＢチップタイプ）のＩＣのリードをボン
ディングするためのアウタ・リード・ボンディング（Ｏ
ｕｔｅｒ Ｌｅａｄ Ｂｏ−ｎｄｉｎｇ）パッド（ＯＬ
Ｂパッド）と、上位装置に装着するためのコネクタ端子
用のインプット・アウトプット（ＩＮＰＵＴ／ＯＵＴＰ
ＵＴ）パッド（Ｉ／Ｏパッド）とを有する従来の印刷回
路基板は、ＯＬＢパッドとＩ／Ｏパッドに要求される機
能が異るため、２種類の金めっき液を使用して、ＯＬＢ
パッドとＩ／Ｏパッドとを、それぞれ独立にパターン形
成を行っている。
【０００４】すなわち、図２に示すように、ＯＬＢパッ
ド１７は、基板母材１１の上にＩＣ１５のリード１４を
ボンディングすることに重点が置かれるため、ソフトタ
イプ金めっき液を使用して、結晶粒子が柔かいソフトタ
イプの金めっきパターン（ソフト金めっきパターン）１
２を形成し、Ｉ／Ｏパッド１８は、上位装置に装着する
ときにコネクタ端子１６が接触するため、結晶粒子が硬
いコバルト系金属を含むハードタイプの金めっきパター
ン（ハード金めっきパターン）１３を形成する。しかし
ハードタイプ金めっき液で形成するハード金めっきパタ
ーン１３は、内部応力が高いために基板母材１１との接
着力が弱い。このため、基板母材１１とハード金めっき
パターン１３との間にソフト金めっきパターン１２を形
成して接着力の強化を図っている。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の印刷回路基板は、ＯＬＢパッドとＩ／Ｏパッドとに対
してそれぞれ異なるめっき液を使用しなければならない
ため、２回のレジストパターニングを行わなければなら
ず、作業工程が複雑であるという欠点を有している。
【０００６】
【課題を解決するための手段】本発明の印刷回路基板
は、ＴＡＢチップタイプのＩＣのリードをボンディング
するためのＯＬＢパッドと、上位装置に装着するための
コネクタ端子用のＩ／Ｏパッドとを有する印刷回路基板
において、前記ＯＬＢパッドおよび前記Ｉ／Ｏパッドの
両者に対して、最下層に結晶粒子が柔かいソフト金めっ
きパターンを設け、中間層にコバルト系金属を含むハー
ド金めっきパターンを設け、最上層に結晶粒子が柔かい
ソフト金めっきパターンを設けたものである。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００８】図１は本発明の一実施例を示す断面図であ
る。
【０００９】図１の実施例は、基板母材１の上に、ＩＣ
５のリード４をボンディングするためのＯＬＢパッド７
と、上位装置に装着するときにコネクタ端子６が接触す
るためのＩ／Ｏパッド８とを形成しているが、ＯＬＢパ
ッド７およびＩ／Ｏパッド８は共に、最下層にソフトタ
イプ金めっき液を使用して結晶粒子が柔かいソフト金め
っきパターン２を形成し、その上の中間層に、ハードタ
イプ金めっき液を使用してコバルト系金属を含むハード
金めっきパターン３を形成し、更にその上の最上層に結
晶粒子が柔かいソフト金めっきパターン２を形成してい
る。
【００１０】このように構成することにより、ＯＬＢパ
ッド７およびＩ／Ｏパッド８は共に、それらに要求され
る機能を満足し、しかも両者を同時に形成することが可
能となる。
【００１１】
【発明の効果】以上説明したように、本発明の印刷回路
基板は、ＯＬＢパッドおよびＩ／Ｏパッドの両者に対し
て、共に最下層に結晶粒子が柔かいソフト金めっきパタ
ーンを形成し、中間層にコバルト系金属を含むハード金
めっきパターンを形成し、最上層にソフト金めっきパタ
ーンを形成することにより、それぞれに要求される機能
を満足し、しかも１回のレジストパターニングで両者を
同時に形成することが可能となるという効果があり、従
って作業工程を簡素化できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す断面図である。
【図２】従来の印刷回路基板の一例を示す断面図であ
る。
【符号の説明】
１ 基板母材 ２ ソフト金めっきパターン ３ ハード金めっきパターン ４ リード ５ ＩＣ ６ コネクタ端子 ７ ＯＬＢパッド ８ Ｉ／Ｏパッド １１ 基板母材 １２ ソフト金めっきパターン １３ ハード金めっきパターン １４ リード １５ ＩＣ １６ コネクタ端子 １７ ＯＬＢパッド １８ Ｉ／Ｏパッド

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ＴＡＢチップタイプのＩＣのリードをボ
    ンディングするためのＯＬＢパッドと、上位装置に装着
    するためのコネクタ端子用のＩ／Ｏパッドとを有する印
    刷回路基板において、前記ＯＬＢパッドおよび前記Ｉ／
    Ｏパッドの両者に対して、最下層に結晶粒子が柔かいソ
    フト金めっきパターンを設け、中間層にコバルト系金属
    を含むハード金めっきパターンを設け、最上層に結晶粒
    子が柔かいソフト金めっきパターンを設けたことを特徴
    とする印刷回路基板。
  2. 【請求項２】 ＴＡＢチップタイプのＩＣのリードをボ
    ンディングするためのＯＬＢパッドと、上位装置に装着
    するためのコネクタ端子用のＩ／Ｏパッドとを有する印
    刷回路基板において、前記ＯＬＢパッドおよび前記Ｉ／
    Ｏパッドの両者に対して、２種類の金めっき液を使用し
    て、最下層に結晶粒子が柔かいソフト金めっきパターン
    を設け、中間層にコバルト系金属を含むハード金めっき
    パターンを設け、最上層に結晶粒子が柔かいソフト金め
    っきパターンを設けたことを特徴とする印刷回路基板。
JP3221993A 1991-09-03 1991-09-03 印刷回路基板 Pending JPH0563331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3221993A JPH0563331A (ja) 1991-09-03 1991-09-03 印刷回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3221993A JPH0563331A (ja) 1991-09-03 1991-09-03 印刷回路基板

Publications (1)

Publication Number Publication Date
JPH0563331A true JPH0563331A (ja) 1993-03-12

Family

ID=16775407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3221993A Pending JPH0563331A (ja) 1991-09-03 1991-09-03 印刷回路基板

Country Status (1)

Country Link
JP (1) JPH0563331A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0884935A3 (en) * 1997-06-11 2000-03-08 International Business Machines Corporation Universal surface finish for DCA SMT, and pad on pad interconnections
US7514156B1 (en) * 2004-09-14 2009-04-07 Precision Manufacturing Group, Llc Layered article
KR101009204B1 (ko) * 2008-06-16 2011-01-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0884935A3 (en) * 1997-06-11 2000-03-08 International Business Machines Corporation Universal surface finish for DCA SMT, and pad on pad interconnections
US7514156B1 (en) * 2004-09-14 2009-04-07 Precision Manufacturing Group, Llc Layered article
KR101009204B1 (ko) * 2008-06-16 2011-01-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
JPH0563331A (ja) 印刷回路基板
GB2366079A (en) A module card and a method for manufacturing the same
JPS6079763A (ja) 半導体装置
JP2694880B2 (ja) Ｉｃカード
JPS63119288A (ja) 回路基板
JPH0369150A (ja) Ｌｓｉの実装構造
JPH01150332A (ja) プリント回路基板
JPH05211276A (ja) マルチチップパッケージ
JPH036840A (ja) 記録媒体
JPH04267361A (ja) リードレスチップキャリア
JPS592142U (ja) 半導体集積回路
JPH05326833A (ja) 半導体実装基板
JPS6142159A (ja) 電子回路パツケ−ジ
JPH0450820A (ja) 配線接続装置
JPS6380543A (ja) 集積回路装置
JPH01194429A (ja) 集積回路ｔａｂテープ
JPS59158179U (ja) 液晶表示装置
JPH07114217B2 (ja) テープキャリア方式の半導体装置
JPH05175630A (ja) プリント基板装置
JPH062692U (ja) Ｉｃチップと回路基板との接続構造
JPS6092832U (ja) 混成集積回路装置
JPS62280056A (ja) Ｌｅｄアレイヘツド
JPH0669274A (ja) ツールセンターポインタ
JPS6042765U (ja) リ−ドレスチップキャリアとプリント基板との接続構造
JPH0380551A (ja) Ｔａｂテープ基板の導電パターン形成方法