JPS61100963A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にベース抵
抗及びエミッタ接合容量が小さく小屋で高性能なバイポ
ーラ凰半導体装置の製造方法に関するものである。

〔従来の技術〕

従来、バイポーラ屋のトランジスタを形成ｆる場合、例
えば、第２図（ａ）〜（Ｃ）に示す製造方法が用いられ
ていた。

まず、第１図（ａ）において、シリコンからなるＮ型エ
ピタキシャル層１１内に選択的にＰｆｉのベース領域１
２を形成し、その上にシリコン酸化膜１３を被着する。

次に第１図（ｂ）において、前記ベース領域１２上のシ
リコン酸化膜１３に、二定ツタ不純物拡散用の開孔部１
４を形成した後、この開孔部１４よりエミッタ不純物を
拡散しエミッタ領域１５を形成する。次に第１図（Ｃ）
において、前記ベース領域１２上のシリコン酸化膜１３
にベース電極液シ出し用の開孔部１６を形成し、ペース
電極及びエミッタ電極となる金属配線１７．１７’を形
成して、トランジスタの形成を完了する。

〔発明が解決し工９とする問題点〕 しかしながら、上記従来の製造方法にはいくつかの問題
点がある。

まず、第１にエミッタ領域とペース領域域シ出し用の開
孔部１４．１６は異なる目合せ作業によ多形成されるた
め、十分な目合せ余裕を持たせなければならない。更に
金属配線１７．１７’を形成する際にも、エミッタ取シ
出し電極とベース取シ出し電極との短絡を防止するた検
に、前記電極間の距離に余裕を持たせなければならない
。従って、上記理由によりエミッタ領域とベース領域取
り出し用開孔部１４と１６との距離は非常に大きくなシ
、同時にエミッタ・ベース間の直列抵抗ｆｔｔｂ’　が
大きくなって集積回路装置を形成する場合、この回路の
高速性に悪影響を及ぼす。第２にエミッタ領域１５は、
底面のみでなく、側面もベース領域１２と接しているた
め、この側面での余分な接合容量を有しておシ、更にエ
ミッタ・ベース接合がエミッタ領域の周囲で曲率をもつ
ため、電界の集中が起こシ、エミッタ・ベース間の逆方
向耐圧の劣化を引き起こす。

従って、本発明の目的は、上記２つの問題点を解消し、
自己整合でエミッタ領域とベース領域の距離を決定する
ことにより、この距離を短かくし、更にエミッタ領域の
周囲の絶縁膜で囲むことによりエミッタ・ベース間の接
合容量を低減して高性能な半導体装置を製造する半導体
装置の製造方法を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、選択的に素子分離領
域が形成されている半導体基板の一主面上に、導電体薄
膜及び耐酸化性薄膜を順次被着する工程と、該耐酸化性
薄膜及び導電体薄膜を選択的に除去した後前記半導体基
板表面を露出し更に該半導体基板を所望の深さエツチン
グし、前記耐酸化性薄膜と前記導電体薄膜及び前記半導
体基板の一部よりなる凸型領域を形成する工程と、少な
くとも該凸型領域近傍の前記半導体基板内に反対導電型
の不純物領域を形成する工程と、前記凸型領域を含む前
記半導体基板表面に絶縁膜を被着する工程と、該絶縁膜
を前記凸型領域の側面にのみ残存させる工程と、前記反
対導ｍ型不純物領域上に導電体薄！漠を形成する工程を
有している。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
６ 第１図（ａ）〜（ム）は、本発明の一実施例によるバイ
ポーラ型トランジスタの主要製造工程における断　、面
図である。

まず、第１図（ａ）に示すように、シリコンからなるＮ
ｇエピタキシャル層１０１上にａｏｏｏｆの多結晶シリ
コン膜１０２、ｘｏｏｏ、＆のシリコン窒化膜１０３を
順次形成し、フォトレジスト膜１０４をパターニングす
る。

次に第１図（ｂ）に示すように、このフォトレジス）ｋ
Ａ１０４をマスクにして、シリコン窒化膜１０３及び多
結晶シリコン膜１０２をエツチングし、更にＮ梨エピタ
キシャルＭ１０１を約ｚｏｏｏｌ程度エツチングした後
、フォトレジスト膜１０４をマスクにして、例えはボロ
ンを加速エネルギー３０１（ｅＶで添加し、Ｐｆｆｉ不
純物領域１０５を形成する。

次に第１図（Ｃ）に示すように、２ｏｏｏＡのシリコン
酸化膜１０６、ｘｏｏｏＸ−のシリコン窒化膜１０７を
順次気和成長によ多形成する。

次に第１図（ｄ）に示すように、ＣＦ４とＨ，の混合ガ
スによる異方性ドライエツチングにより、シリコン窒化
膜１０７、シリコン酸化膜−１０６をエツチングし、残
存するシリコン窒化膜１０３、多結晶シリコン膜１０２
の側面にのみ残存させる。

次に第１図（ｅ）に示すように、５０００Ｘの多結晶シ
リコン膜１０９を形成し、窒素雰囲気中で熱処理を施こ
し、Ｐ臘不純物領域１０５よシ多結晶シリコン膜１０９
ヘポロンを破線１０８の位置まで拡散させる。

次に第１図（ｆ）に示すように、水酸化カリヮム水溶液
を用いて、シーリコン室比ｊ漠１０３上のボロンが拡散
されていない多結晶シリコン膜１０９を除去し、シリコ
ン窒化膜１０３を露出する。ここで前記水酸化カリウム
水溶液は、高濃度にボロンが添加されたシリコンｌこ対
しては、非常にエツチングレートが小さい性質を有する
。

次に第１図（ｇ）に示すように、残存する多結晶シリコ
ン膜１０９の表面を熱酸化によシリコン酸化膜１１０に
変換する。

次に第１図（ｈ）に示すように、シリコン窒化膜１０３
を６０℃のリン酸で除去した後、加速エネルギー１４０
ＫｅＶでボロンをイオン注入し、更に加速エネルギー１
００ＫｅＶで砒素をイオン注入し、活性ベース領域１１
１及びエミッタ領域１１２を形成する。このとき活性ベ
ース領域１１１と外部ベース領域となるＰＪ不純物領域
１０５とが接触するようにし、又、エミッタ領域１１２
は前記Ｐ型不純物領域１０５と接触しないようにする。

次に第１図（すｌこ示すように、シリコン酸化膜１１０
に開孔部を形成し、金属配線１１３，１１３′を形成し
て、バイポーラ型トランジスタの形成を完了する。

なお、本実施例では、第１図（Ｃ）において、装置のバ
ッジベージ１ンを考えてシリコン賦化ｇ１０６とシリコ
ン窒化膜１０７の２層構造を形成しているが、３０００
大のシリコン酸化膜のみでも問題ない。

以上、説明したように、本実施例においては、エミッタ
領域１１２とペース領域取シ出し電極である多結晶シリ
コン膜１０９との距離が、シリコン酸化膜１０６とシリ
コン窒化膜１０７の厚さで自己整合的に決定されるため
、非常にｌトさい。従って、ベース抵抗ｒｂ　ｂ’　　
を非常に小さくすることが可能である。又エミッタ領域
１１２の側面は、シリコン酸化膜１０６で覆われている
ため、エミッタ・ベース接合はエミッタ領域の底面のみ
で形成され、従って接合容量が小さく、更に電界の集中
も起こらないので高性能なトランジスタを形成すること
ができる。

以上、本発明をＮＰＮｆｉｌバイポーラトランジスタに
実施した場合を説明したが、導電型を変えることによ、
！＊ＰＮｌ！！）ランジスタにも適用できるし、これら
を含む集積回路装置にも適用できる。

（発明の効果〕 以上、詳補説明したとおり、本発明によれば、エミッタ
領域とベース取シ出し電極との距離が自己整合で決定さ
れ、かつ非常にこの距離が短かいため、ベース抵抗ｆ　
ｂ　ｂ　／　が小さく、更に、エミッタ領域の側面が絶
縁膜で覆われるため、接合容量の小さな高性能なバイポ
ーラ監の半導体装置が製造できる。

【図面の簡単な説明】 第１図（ａ）〜（りは本発明の一実施例によるバイポー
ラ製トランジスタの主要製造工程における断面図、第２
図（ａ）〜（Ｃ）は−従来例によるバイポーラ製トラン
ジスタの主−１！製造工程における断面図である。 １０１・・・・・・Ｎ型エピタキシャル層、１０２・・
・・・・多結晶シリコン膜、１０３・・・・・・シリコ
ン窒化膜、１０４・・・・・・フォトレジスト膜、ｌＯ
５・・・・・・Ｐ型不純物領域、１ｏ６・・・・・・シ
リコン酸化膜、１ｏ７・・・・・・シリコン窒化膜、１
０８・・・・・・破線、１　（）　９−−−−−−多結
晶シリコン膜、１１　Ｇ−−−−−−シリコン酸化膜、
１１１・・−・・・活性ベース領域、１１２・・・・−
・エミッタ領域、１１３，１１３’・・・・・・金属配
線。 茅　１　回 第　１　図 ＄　１　図 ／’１ 茅２図

Claims (1)

【特許請求の範囲】
1. 　選択的に素子分離領域が形成されている半導体基板の
   一主面上に、導電体薄膜及び耐酸化性薄膜を順次被着す
   る工程と、該耐酸化性薄膜及び導電体薄膜を選択的に除
   去した後前記半導体基板表面を露出し更に該半導体基板
   を所望の深さエッチングし前記耐酸化性薄膜と前記導電
   体薄膜及び前記半導体基板の一部よりなる凸型領域を形
   成する工程と、少なくとも該凸型領域近傍の前記半導体
   基板内に反対導電型の不純物領域を形成する工程と、前
   記凸型領域を含む前記半導体基板表面に絶縁膜を被着す
   る工程と、該絶縁膜を前記凸型領域の側面にのみ残存さ
   せる工程と、前記不純物領域上に導電体薄膜を形成する
   工程とを含むことを特徴とする半導体装置の製造方法。