JPS61105118A - ジヨセフソン論理回路 - Google Patents
ジヨセフソン論理回路Info
- Publication number
- JPS61105118A JPS61105118A JP22702584A JP22702584A JPS61105118A JP S61105118 A JPS61105118 A JP S61105118A JP 22702584 A JP22702584 A JP 22702584A JP 22702584 A JP22702584 A JP 22702584A JP S61105118 A JPS61105118 A JP S61105118A
- Authority
- JP
- Japan
- Prior art keywords
- current
- logic circuit
- terminal
- fed
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1958—Hybrid configuration, i.e. using electromagnetic coupling and injection of the control current
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はジョセフソン論理回路に係り、特に複数の電流
注入型ジョセフソン論理回路に対する入力信号の結合方
式に関する。
注入型ジョセフソン論理回路に対する入力信号の結合方
式に関する。
ジョセフソン論理回路は消費電力が少ない、スイッチン
グ速度が非常に速いなどの優れた特徴を持つディバイス
として注目を集めている。ジョセフソン論理回路は電流
によってスイッチを行うものであるが１例えば１つのジ
ョセフソン論理回路の出力電流によって、複数のジョセ
フソン論理回路を制御しようとするような場合、何個の
ジョセフソン論理回路を駆動できるか（ファンアウト）
。
グ速度が非常に速いなどの優れた特徴を持つディバイス
として注目を集めている。ジョセフソン論理回路は電流
によってスイッチを行うものであるが１例えば１つのジ
ョセフソン論理回路の出力電流によって、複数のジョセ
フソン論理回路を制御しようとするような場合、何個の
ジョセフソン論理回路を駆動できるか（ファンアウト）
。
又は各ジョセフソン論理回路の動作する範囲はどれくら
い余裕があるか（マージン）などが問題となってくる。
い余裕があるか（マージン）などが問題となってくる。
上記ジョセフソン論理回路の従来例として第２図に示す
ような電流注入型ジョセフソン論理回路がある。同図（
ａｌはシンボルを示し、同図［ｂ）はその等何回路を示
す。この回路はまず、バイアス供給端子３−４からバイ
アス電流が供給され、該ハイアス電流はインダクタンス
ブリッジし３及びＬ４に分流し、それぞれジョセフソン
素子Ｊ１及びＪ２を介して再び合流しアースに流れ込む
閉ループ構成となっている。そして磁界結合端子３−１
及び３−２の間でインダクタンスブリッジＬ１及びＬ２
により構成される磁界結合線によって上記バイアス電流
を制御する。さらに上記閉ループ中のジョセフソン素子
Ｊ＋には抵抗Ｒ３及びジョセフソン素子Ｊ３によって構
成される電流注入回路により。
ような電流注入型ジョセフソン論理回路がある。同図（
ａｌはシンボルを示し、同図［ｂ）はその等何回路を示
す。この回路はまず、バイアス供給端子３−４からバイ
アス電流が供給され、該ハイアス電流はインダクタンス
ブリッジし３及びＬ４に分流し、それぞれジョセフソン
素子Ｊ１及びＪ２を介して再び合流しアースに流れ込む
閉ループ構成となっている。そして磁界結合端子３−１
及び３−２の間でインダクタンスブリッジＬ１及びＬ２
により構成される磁界結合線によって上記バイアス電流
を制御する。さらに上記閉ループ中のジョセフソン素子
Ｊ＋には抵抗Ｒ３及びジョセフソン素子Ｊ３によって構
成される電流注入回路により。
電流注入端子３−３から電流が注入される。そして、出
力端子３−５から出力電流が取り出される構成となって
いる。
力端子３−５から出力電流が取り出される構成となって
いる。
上記のような構成の電流注入型ジョセフソン論理回路３
（以下、論理回路３と略す）の動作を簡単°に説明す
ると、まずバイアス供給端子にバイアス電流を与えた状
態で、＠界結合端子３−１．３−２．及びバイアス供給
端子３−３に電流を与えないと、出力端子３−５には出
力電流は現れない。
（以下、論理回路３と略す）の動作を簡単°に説明す
ると、まずバイアス供給端子にバイアス電流を与えた状
態で、＠界結合端子３−１．３−２．及びバイアス供給
端子３−３に電流を与えないと、出力端子３−５には出
力電流は現れない。
次に、電流注入端子３−３に電流を注入し、さら゛に磁
界結合端子３−１．３−２間に電流を供給すると、論理
回路３はスイッチし、出力端子３−５に出力電流が現れ
る。この場合、論理回路３のスイッチする範囲（動作点
）は、磁界結合端子３−１．３−２間に流れる電流、及
び電流注入端子３−３に注入される電流の両方で制御す
ることができる。この回路は、従来の単なる磁界結合型
ジョセフソン論理回路と、単なる電流注入型ジョセフソ
ン論理回路の両方の性質を併せ持っており、その動作点
を広い範囲で制御でき、動作マージンを大きくとれると
いう特徴を持つ。なお、同図（ｂ）の動作については、
既出願特願昭５８−６３６４８号で詳細に述べられてい
るので省略する。
界結合端子３−１．３−２間に電流を供給すると、論理
回路３はスイッチし、出力端子３−５に出力電流が現れ
る。この場合、論理回路３のスイッチする範囲（動作点
）は、磁界結合端子３−１．３−２間に流れる電流、及
び電流注入端子３−３に注入される電流の両方で制御す
ることができる。この回路は、従来の単なる磁界結合型
ジョセフソン論理回路と、単なる電流注入型ジョセフソ
ン論理回路の両方の性質を併せ持っており、その動作点
を広い範囲で制御でき、動作マージンを大きくとれると
いう特徴を持つ。なお、同図（ｂ）の動作については、
既出願特願昭５８−６３６４８号で詳細に述べられてい
るので省略する。
第３図は上記論理回路を用いて、１個の論理回路の出力
電流によって、ｎ個の論理回路のスイッチを行わせる回
路の従来の一実施例である。論理回路４，５・・・、ｎ
は上記第２図の電流注入型ジョセフソン論理回路３と同
じものである。なお。
電流によって、ｎ個の論理回路のスイッチを行わせる回
路の従来の一実施例である。論理回路４，５・・・、ｎ
は上記第２図の電流注入型ジョセフソン論理回路３と同
じものである。なお。
論理回路４においては出力端子４−５以外の端子は省略
してあり、論理回路５，６．・・・、ｎにおいてはバイ
アス供給端子は省略しである。この回路は、論理回路４
の出力電流によって、論理回路５，６．・・・、ｎのス
イッチを行わせる回路である。第３図において、論理回
路４の出力端子４−５は、論理回路５，６．・・・、ｎ
の各磁界結合端子５−１．６−１． ・・・、ｎ−１
に並列に接続され、もう一方の各磁界結合端子５−２゜
６−２． ・−−、ｎ−２は、各々、抵抗Ｒ５１゜Ｒ
６１，・・・ｌ Ｒｎ ｌを介して、各電流注入端子
５−”３．６−３． ・・・、ｎ−３に接続される。
してあり、論理回路５，６．・・・、ｎにおいてはバイ
アス供給端子は省略しである。この回路は、論理回路４
の出力電流によって、論理回路５，６．・・・、ｎのス
イッチを行わせる回路である。第３図において、論理回
路４の出力端子４−５は、論理回路５，６．・・・、ｎ
の各磁界結合端子５−１．６−１． ・・・、ｎ−１
に並列に接続され、もう一方の各磁界結合端子５−２゜
６−２． ・−−、ｎ−２は、各々、抵抗Ｒ５１゜Ｒ
６１，・・・ｌ Ｒｎ ｌを介して、各電流注入端子
５−”３．６−３． ・・・、ｎ−３に接続される。
上記のような構成によって、今論理回路４がスイッチし
て、出力端子４−５に出力電流が現れると、該出力電流
は各論理回路５，６．・・・、ｎに分流し、各磁界結合
端子、及び電流注入端子に電流が供給されるため、それ
ぞれスイッチし、各出力端子５−５．６−５． ・・
・、ｎ−５に出力電流が現れるように動作する。この場
合、各論理回路５，６．・・・、ｎの動作点は各電流注
入端子に接続される抵抗Ｒ５１，Ｒ６＋、 ・・・・
。
て、出力端子４−５に出力電流が現れると、該出力電流
は各論理回路５，６．・・・、ｎに分流し、各磁界結合
端子、及び電流注入端子に電流が供給されるため、それ
ぞれスイッチし、各出力端子５−５．６−５． ・・
・、ｎ−５に出力電流が現れるように動作する。この場
合、各論理回路５，６．・・・、ｎの動作点は各電流注
入端子に接続される抵抗Ｒ５１，Ｒ６＋、 ・・・・
。
Ｒｎ＋によって制御することができる。 ゛〔発明
が解決しようとする問題〕 しかし、第３図のような構成の場合、各論理回路５，６
．・・・、ｎに供給される電流は、接続される論理回路
の数（第３図の場合、ｎ個）によって制限を受けてしま
う。すなわち１例えば今。
が解決しようとする問題〕 しかし、第３図のような構成の場合、各論理回路５，６
．・・・、ｎに供給される電流は、接続される論理回路
の数（第３図の場合、ｎ個）によって制限を受けてしま
う。すなわち１例えば今。
抵抗Ｒ５星、Ｒｓ＋＋ ・・・＋Ｒｎｌの抵抗値を同
じ値とし、出力端子４−５からの出力電流値をＩとする
と、各論理回路５．６．・・・、ｎの磁界結合端子、及
び電流注入端子に供給される電流値はＩ ／ ｎとなっ
てしまう。
じ値とし、出力端子４−５からの出力電流値をＩとする
と、各論理回路５．６．・・・、ｎの磁界結合端子、及
び電流注入端子に供給される電流値はＩ ／ ｎとなっ
てしまう。
以上のように、前段の論理回路の出力電流を次段の各論
理回路に並列に供給するような結線方式の場合２次段の
論理回路の数が増えるほど、各論理回路に供給される電
流値が小さくなってしまい。
理回路に並列に供給するような結線方式の場合２次段の
論理回路の数が増えるほど、各論理回路に供給される電
流値が小さくなってしまい。
ファンアウトを大きくとれない、スイッチング時間が増
加する。動作マージンが小さくなってしまうなどの問題
点があった。
加する。動作マージンが小さくなってしまうなどの問題
点があった。
本発明は上記問題点を除くために、磁界結合端子と電流
注入端子を共に有する電流注入型ジョセフソン論理回路
において、前段の論理回路から次段の複数の論理回路に
結合する場合、磁界結合端子は直列に、電流注入端子は
並列に接続することによって１次段の素子へ供給される
有効な転送電流レベルを上げることのできるジョセフソ
ン論理回路を提供する。
注入端子を共に有する電流注入型ジョセフソン論理回路
において、前段の論理回路から次段の複数の論理回路に
結合する場合、磁界結合端子は直列に、電流注入端子は
並列に接続することによって１次段の素子へ供給される
有効な転送電流レベルを上げることのできるジョセフソ
ン論理回路を提供する。
本発明を用いた上記手段によって、各論理回路の磁界結
合線に供給される電流量が、該論理回路の数に関係なく
一定となり、それにより、各論理回路の実質的な入力感
度を上げる事を可能とするものである。
合線に供給される電流量が、該論理回路の数に関係なく
一定となり、それにより、各論理回路の実質的な入力感
度を上げる事を可能とするものである。
以下２本発明の実施例につき詳細に説明を行う。
第１図は本発明によるジョセフソン論理回路の回路構成
図である。第１図において、論理回路１及び２は、従来
例の項で説明した第２図の電流注入型論理回路３と同じ
ものであり、各端子もそれぞれ対応しているものとする
。
図である。第１図において、論理回路１及び２は、従来
例の項で説明した第２図の電流注入型論理回路３と同じ
ものであり、各端子もそれぞれ対応しているものとする
。
第１図のジョセフソン論理回路において、入力端子Ｔは
論理回路ｌの一方の磁界結合端子１−１に接続され、他
方の磁界結合端子１−２は、論理回路２の一方の磁界結
合端子２−１に接続される。
論理回路ｌの一方の磁界結合端子１−１に接続され、他
方の磁界結合端子１−２は、論理回路２の一方の磁界結
合端子２−１に接続される。
論理回路２の他方の磁界結合端子２−２は、抵抗Ｒ＋＋
及びＲ２１を介して各々、論理回路１の電流注入端子１
−３．及び論理回路２の電流注入端子２−３に接続され
る。また、論理回路１及び２のバイアス供給端子１−４
及び２−４には、各々抵抗Ｒ１２及びＲ２２を介して、
バイアス電圧Ｖｌ ＋、及び■ｓ２が供給される。そし
て論理回路１及び２の出力電流は、各々出力端子１−５
及び２−５から次段の論理回路へ出力される。
及びＲ２１を介して各々、論理回路１の電流注入端子１
−３．及び論理回路２の電流注入端子２−３に接続され
る。また、論理回路１及び２のバイアス供給端子１−４
及び２−４には、各々抵抗Ｒ１２及びＲ２２を介して、
バイアス電圧Ｖｌ ＋、及び■ｓ２が供給される。そし
て論理回路１及び２の出力電流は、各々出力端子１−５
及び２−５から次段の論理回路へ出力される。
以上のような構成のジョセフソン論理回路の特徴は、入
力端子Ｔから供給される前段の論理回路からの出力電流
が、論理回路１及び２の磁界結合線に磁界結合端子１−
１．１−２．及び２−１゜２−２を介して直列に供給さ
れ、さらに各電流注入端子１−３及び２−３に対して献
磁界結合端子２−２から抵抗Ｒ１＋及びＲ２１を介して
、並列に供給されている点である。
力端子Ｔから供給される前段の論理回路からの出力電流
が、論理回路１及び２の磁界結合線に磁界結合端子１−
１．１−２．及び２−１゜２−２を介して直列に供給さ
れ、さらに各電流注入端子１−３及び２−３に対して献
磁界結合端子２−２から抵抗Ｒ１＋及びＲ２１を介して
、並列に供給されている点である。
このような回路構成によって、今、入力端子Ｔに電流が
供給されると＋ ５ｆｉｉｉ理回路１及び２の各磁界結
合線に電流が供給され、さらに各電流注入端子に電流が
供給されるため、各論理回路１及び２がスイッチし、各
出力端子１−５及び２−５に出力電流が現れる。この場
合、各論理回路の磁界結合線には、入力端子Ｔに供給さ
れる電流量と同じ量の電流が供給され、また各電流注入
端子には抵抗Ｒ＋＋及びＲ２＋の比で決まる電流が供給
されることになる。従って、論理回路１及び２の他に論
理回路が追加された場合、同様の回路構成にすることに
より、各論理回路の電流注入端子に供給される電流量は
論理回路の数に応じて減るが、各論理回路の磁界結合端
子には、論理回路の数に関係なく、入力端子Ｔに供給さ
れる電流量と同じ量の電流を供給することが可能となる
。これは、従来例（第３図）の場合、磁界結合端子に供
給される電流量も論理回路の数に応じて変化したのに比
較して、自由度が大きいことを意味する。
供給されると＋ ５ｆｉｉｉ理回路１及び２の各磁界結
合線に電流が供給され、さらに各電流注入端子に電流が
供給されるため、各論理回路１及び２がスイッチし、各
出力端子１−５及び２−５に出力電流が現れる。この場
合、各論理回路の磁界結合線には、入力端子Ｔに供給さ
れる電流量と同じ量の電流が供給され、また各電流注入
端子には抵抗Ｒ＋＋及びＲ２＋の比で決まる電流が供給
されることになる。従って、論理回路１及び２の他に論
理回路が追加された場合、同様の回路構成にすることに
より、各論理回路の電流注入端子に供給される電流量は
論理回路の数に応じて減るが、各論理回路の磁界結合端
子には、論理回路の数に関係なく、入力端子Ｔに供給さ
れる電流量と同じ量の電流を供給することが可能となる
。これは、従来例（第３図）の場合、磁界結合端子に供
給される電流量も論理回路の数に応じて変化したのに比
較して、自由度が大きいことを意味する。
このように、前段の論理回路から供給される電流が２次
段の複数の各論理回路の電流注入端子に注入される前に
、各論理回路の磁界結合が行われることになるので、実
質的に各論理回路の感度が上がったことになる。従って
、動作マージンを大きくとることができ、ひいてはファ
ンアウトを大きくすることができる。また、スイッチン
グ動作速度も向上させることができる。
段の複数の各論理回路の電流注入端子に注入される前に
、各論理回路の磁界結合が行われることになるので、実
質的に各論理回路の感度が上がったことになる。従って
、動作マージンを大きくとることができ、ひいてはファ
ンアウトを大きくすることができる。また、スイッチン
グ動作速度も向上させることができる。
なお、各論理回路１及び２などの動作点は、各電流注入
端子１−３及び２−３に接続される抵抗Ｒ＋＋及びＲ２
１などによって制御することができる。。
端子１−３及び２−３に接続される抵抗Ｒ＋＋及びＲ２
１などによって制御することができる。。
第１図に示した実施例では、複数（第１図の場合、２個
）の論理回路が互いに近接した位置にあることが仮定さ
れている。なぜなら、もし上記論理回路が１例えば、１
００μｍ以上の離れた位置にあると、直列に接続される
磁界結合線間の配線が長くなってしまい、スイッチング
動作速度等の点でかえって逆効果になる惧れがあるから
である。
）の論理回路が互いに近接した位置にあることが仮定さ
れている。なぜなら、もし上記論理回路が１例えば、１
００μｍ以上の離れた位置にあると、直列に接続される
磁界結合線間の配線が長くなってしまい、スイッチング
動作速度等の点でかえって逆効果になる惧れがあるから
である。
このよ°うな場合には、従来技術と本発明を併せて使用
することによって、上記問題点を回避することができる
。
することによって、上記問題点を回避することができる
。
第４図は、その−例としての本発明による他の実施例の
回路構成図である。論理回路の対Ａ、 Ｂ間について
は第３図に示した従来方式が用いられ。
回路構成図である。論理回路の対Ａ、 Ｂ間について
は第３図に示した従来方式が用いられ。
Ａ、Ｂの各論理回路内では第１図の本発明による結線方
式が用いられている。
式が用いられている。
本発明によれば、接続される論理回路の数が増加しても
、各論理回路の実質的な入力感度を向上させることが可
能となり、動作マージン、または。
、各論理回路の実質的な入力感度を向上させることが可
能となり、動作マージン、または。
ファンアウトを大きくとることが可能となり、スイッチ
ング動作速度を向上させることが可能となる。
ング動作速度を向上させることが可能となる。
第１図は１本発明によるジョセフソン論理回路の回路構
成図、第２ ’７ ｆａ） 、 （ｂｌは電流注入型ジ
ョセフソン論理回路の説明図、第３図は従来のジョセフ
ソン論理回路の回路構成図、第４図は本発明によるジョ
セフソン論理回路の他の実施例の回路構成図である。 １．２・・・電流注入型ジョセフソン論理回路。 １−１．１−２・１−２．２−２・・・磁界結合端子、
１−３．２−３・・・電流注入端子。 Ｔ・・・入力端子、 Ｓ１ 第２図 （ｂ）
成図、第２ ’７ ｆａ） 、 （ｂｌは電流注入型ジ
ョセフソン論理回路の説明図、第３図は従来のジョセフ
ソン論理回路の回路構成図、第４図は本発明によるジョ
セフソン論理回路の他の実施例の回路構成図である。 １．２・・・電流注入型ジョセフソン論理回路。 １−１．１−２・１−２．２−２・・・磁界結合端子、
１−３．２−３・・・電流注入端子。 Ｔ・・・入力端子、 Ｓ１ 第２図 （ｂ）
Claims (1)
- 少なくとも１つ以上のジョセフソン接合素子と、少なく
とも１つ以上の超伝導性を有する電極とによって構成さ
れる閉ループ回路と、該閉ループ回路に磁気的に結合す
る少なくとも１本以上の第１の入力線と、前記閉ループ
回路中の一の端子に電流を供給するための少なくとも１
本以上の第２の入力線とからなる超伝導回路を有し、少
なくとも１つ以上の該超伝導回路が、該複数の超伝導回
路の有する前記各第１の入力線が相互に直列に接続され
ることによって構成される１本の第３の入力線と、該第
３の入力線の一方の端が、前記複数の超伝導回路の前記
各第２の入力線に並列に接続されることによって構成さ
れることを特徴とするジョセフソン論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22702584A JPS61105118A (ja) | 1984-10-29 | 1984-10-29 | ジヨセフソン論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22702584A JPS61105118A (ja) | 1984-10-29 | 1984-10-29 | ジヨセフソン論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61105118A true JPS61105118A (ja) | 1986-05-23 |
Family
ID=16854332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22702584A Pending JPS61105118A (ja) | 1984-10-29 | 1984-10-29 | ジヨセフソン論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61105118A (ja) |
-
1984
- 1984-10-29 JP JP22702584A patent/JPS61105118A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5956588B2 (ja) | デジタル／アナログ変換器 | |
| EP0334545B1 (en) | Single-level multiplexer | |
| US4555643A (en) | Superconducting logic circuit and superconducting switching device therefor | |
| CA1198484A (en) | Circuit utilizing josephson effect | |
| US4538077A (en) | Circuit utilizing Josephson effect | |
| JPH0460373B2 (ja) | ||
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| JPS6157738B2 (ja) | ||
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPH0136199B2 (ja) | ||
| JPS59110224A (ja) | 電流注入形ジヨセフソンスイツチ回路 | |
| SU758487A1 (ru) | Возбуждаемый многоустойчивый триггер | |
| JP2778245B2 (ja) | 極性切換型ジョセフソン駆動回路 | |
| JPS6398220A (ja) | ３値論理演算回路装置 | |
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| JPH0577352B2 (ja) | ||
| JPH0445009B2 (ja) | ||
| JPH02281814A (ja) | 多入力論理回路 | |
| JPS644696B2 (ja) | ||
| JPS6157739B2 (ja) | ||
| JPH04372223A (ja) | ジョセフソンカウンター | |
| JPS58103235A (ja) | 電流注入形超伝導論理回路 | |
| JPS622731B2 (ja) | ||
| JPS59134923A (ja) | 超伝導論理回路 | |
| JPS6334657B2 (ja) |