JPS61120217A - 電圧−電流変換回路 - Google Patents
電圧−電流変換回路Info
- Publication number
- JPS61120217A JPS61120217A JP24170884A JP24170884A JPS61120217A JP S61120217 A JPS61120217 A JP S61120217A JP 24170884 A JP24170884 A JP 24170884A JP 24170884 A JP24170884 A JP 24170884A JP S61120217 A JPS61120217 A JP S61120217A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- electrode
- current conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野］
この発明は、電圧−電流変換回路に関し、特に、交流電
圧信号を交流電流信号に変換するときの歪率を改蕾した
電圧−電流変換回路に関するものである。
圧信号を交流電流信号に変換するときの歪率を改蕾した
電圧−電流変換回路に関するものである。
［従来の技術］
第３図は、従来の電圧−電流変換回路を示す回路図であ
る。
る。
まず、第３図に示す従来の電圧−電流変換回路の構成に
ついて説明する。第３図において、Ｉ）ｎＤトランジス
タ１のエミッタは定電流回路３に接続されると同時に、
容ＩＣの交流結合用コンデンサ５と抵抗値Ｒの′Ｒ原流
変換抵抗６とを介して交流入力電圧源７にも接続される
。ざらにｎｐｎ トランジスタ２のエミッタは、ｐｎｐ
トランジスタ１のベースと定電流回路４とに接続され
、ｎｐｎ トランジスタ２のコレクタは、定電圧源十Ｖ
ｃｃに接続される。ざらに、ｎｐｎ トランジスタ２の
ベースは接地される。
ついて説明する。第３図において、Ｉ）ｎＤトランジス
タ１のエミッタは定電流回路３に接続されると同時に、
容ＩＣの交流結合用コンデンサ５と抵抗値Ｒの′Ｒ原流
変換抵抗６とを介して交流入力電圧源７にも接続される
。ざらにｎｐｎ トランジスタ２のエミッタは、ｐｎｐ
トランジスタ１のベースと定電流回路４とに接続され
、ｎｐｎ トランジスタ２のコレクタは、定電圧源十Ｖ
ｃｃに接続される。ざらに、ｎｐｎ トランジスタ２の
ベースは接地される。
次に、第４図は、第３図に示した従来の電圧−１Ｉ流変
換回路の動作を説明するための波形図である。
換回路の動作を説明するための波形図である。
次に、第４図を参照して第３図に示した従来の電圧−電
流変換回路の動作について説明する。第３図において、
ｐｎｐ トランジスタ１のベースは、ｎｐｎ トランジ
スタ２のエミッタ電位によってバイアスされており、さ
らにｎｐｎ トランジスタ２のベースは、接地されてい
る。ここでｎｐｎ トランジスタ２のベース・エミッタ
間電圧をＶＢＥ２とすると、ｎｐｎ トランジスタ２の
ベース電位が０■であるため、ｎｐｎ トランジスタ２
のエミッタ電位はＯＶよりｖ８ε２だけ低くなり、この
−Ｖａε２のバイアス電圧がｐｎｐ トランジスタ１の
ベースに印加される。したがって、ｐｎｐ トランジス
タ１のエミッタ電位は、上述のバイアス電圧−ｖ８ε２
よりもｐｎｐ トランジスタ１のベース・エミッタ間電
圧すなわち■８ε、だけ高くなり、ここで、Ｖａε２
＝ＶＢε、とすると、ｐｎｐ トランジスタ１のエミッ
タ電位すなわち第３図のＡ点における電位は０■となる
。
流変換回路の動作について説明する。第３図において、
ｐｎｐ トランジスタ１のベースは、ｎｐｎ トランジ
スタ２のエミッタ電位によってバイアスされており、さ
らにｎｐｎ トランジスタ２のベースは、接地されてい
る。ここでｎｐｎ トランジスタ２のベース・エミッタ
間電圧をＶＢＥ２とすると、ｎｐｎ トランジスタ２の
ベース電位が０■であるため、ｎｐｎ トランジスタ２
のエミッタ電位はＯＶよりｖ８ε２だけ低くなり、この
−Ｖａε２のバイアス電圧がｐｎｐ トランジスタ１の
ベースに印加される。したがって、ｐｎｐ トランジス
タ１のエミッタ電位は、上述のバイアス電圧−ｖ８ε２
よりもｐｎｐ トランジスタ１のベース・エミッタ間電
圧すなわち■８ε、だけ高くなり、ここで、Ｖａε２
＝ＶＢε、とすると、ｐｎｐ トランジスタ１のエミッ
タ電位すなわち第３図のＡ点における電位は０■となる
。
次に、交流電圧信号■ｉを発生する交流入力電圧源７か
ら、電流変換用の抵抗６と交流結合用のコンデンサ５と
を介して、＋ −ｖ； ／Ｒなる電流信号が４へ点に注
入される。ここでｐｒｔｐ トランジスタ１のエミッタ
は、定電流回路３からの電流■によって定電流バイアス
されており、ｐｎｐ トランジスタ１のコレクタからは
上述の電流信号ｉにバイアス電流■を加えた電流（＋ｒ
が出力される。このバイアスＩＩＩはｐｎｐ トランジ
スタ１を、へ級動作さぼるために必要なバイアス電圧流
であって、ｐｎｐトランジスタ１の出力電流信号の振幅
の最大直を決定するものである。
ら、電流変換用の抵抗６と交流結合用のコンデンサ５と
を介して、＋ −ｖ； ／Ｒなる電流信号が４へ点に注
入される。ここでｐｒｔｐ トランジスタ１のエミッタ
は、定電流回路３からの電流■によって定電流バイアス
されており、ｐｎｐ トランジスタ１のコレクタからは
上述の電流信号ｉにバイアス電流■を加えた電流（＋ｒ
が出力される。このバイアスＩＩＩはｐｎｐ トランジ
スタ１を、へ級動作さぼるために必要なバイアス電圧流
であって、ｐｎｐトランジスタ１の出力電流信号の振幅
の最大直を決定するものである。
次に、第４図の曲ｉｌａは、 ｐｎｐ トランジスタ１
の特注すなわちコレクタ電流■。とベース・エミッタ！
ＩＩ電圧ＶＩＬＥどの関係を示した曲鴇である。
の特注すなわちコレクタ電流■。とベース・エミッタ！
ＩＩ電圧ＶＩＬＥどの関係を示した曲鴇である。
ｐｎｐ ｔ’ランジスタ１のベースがＢｎ トランジス
タ２のエミッタ電位−Ｖａε２によって固定バイアスさ
れているため、Ａ点の電位すなわちｐｎｐ トランジス
タ１のエミッタＮ立は入力電流１号１＋ｉによ）て変動
する。すなわら、ｐｎｐ トランジスタ１のベース・エ
ミッタ間電圧■８ε、は、第４図の曲ａｂに示すごとく
変動し、これに対してｐｎｐトランジスタ１のコレクタ
からは第４図の曲擦Ｃに示すような波形の電流省号が出
力される。
タ２のエミッタ電位−Ｖａε２によって固定バイアスさ
れているため、Ａ点の電位すなわちｐｎｐ トランジス
タ１のエミッタＮ立は入力電流１号１＋ｉによ）て変動
する。すなわら、ｐｎｐ トランジスタ１のベース・エ
ミッタ間電圧■８ε、は、第４図の曲ａｂに示すごとく
変動し、これに対してｐｎｐトランジスタ１のコレクタ
からは第４図の曲擦Ｃに示すような波形の電流省号が出
力される。
［発明が解決しようとする問題点］
従来の層圧−厖流変換回路では、Ｔ圧−電流変換用トラ
ンジスタのコレクタ電流とベース・エミッタ間電圧との
関係が第４図の曲線ａに示すごとく、非線形であるため
、ベース・エミッタ間電圧の変動に対応する電流出力の
波形の上下振幅が第４図の曲線Ｃに示すごとく非対称と
なり、電圧信号を電流信号に変換するときの歪率が劣化
するという問題点があった。
ンジスタのコレクタ電流とベース・エミッタ間電圧との
関係が第４図の曲線ａに示すごとく、非線形であるため
、ベース・エミッタ間電圧の変動に対応する電流出力の
波形の上下振幅が第４図の曲線Ｃに示すごとく非対称と
なり、電圧信号を電流信号に変換するときの歪率が劣化
するという問題点があった。
それゆえに、この発明の主たる目的は、上述の問題点を
解消し、電圧−電流変換用トランジスタのコレクタ電流
とベース・エミッタ間電圧との間の特性を見かけ上直線
に近づけることにより、電圧−電流変換時の歪率の改善
を図った電圧−電流変換回路を提供することである。
解消し、電圧−電流変換用トランジスタのコレクタ電流
とベース・エミッタ間電圧との間の特性を見かけ上直線
に近づけることにより、電圧−電流変換時の歪率の改善
を図った電圧−電流変換回路を提供することである。
［問題点を解決するための手段］
この発明にかかる電圧−電流変換回路は、電圧−電流変
換用のトランジスタと差動増幅器とを有し、この差動増
幅器の一方の入力端は接地され、他方の入力端は該トラ
ンジスタの入力信号注入電極に結合され、出力端は該ト
ランジスタの制御電極に接続されるように構成したもの
である。
換用のトランジスタと差動増幅器とを有し、この差動増
幅器の一方の入力端は接地され、他方の入力端は該トラ
ンジスタの入力信号注入電極に結合され、出力端は該ト
ランジスタの制御電極に接続されるように構成したもの
である。
［作用］
この発明においては、差動増幅器の出力端から電圧−電
流変換用トランジスタを介して差動増幅器の接地されて
いない他方の入力端へ至る負帰還作用により該トランジ
スタの入力信号注入電極の電位が固定され、電流入力信
号の変動による該トランジスタの電流注入電極とＭ ｗ
電極との間の電位の変化は、差動増幅器の出力端の電位
の変動に吸収され、該トランジスタの電圧−電流変換特
性が見かけ上直線になる。
流変換用トランジスタを介して差動増幅器の接地されて
いない他方の入力端へ至る負帰還作用により該トランジ
スタの入力信号注入電極の電位が固定され、電流入力信
号の変動による該トランジスタの電流注入電極とＭ ｗ
電極との間の電位の変化は、差動増幅器の出力端の電位
の変動に吸収され、該トランジスタの電圧−電流変換特
性が見かけ上直線になる。
［実施例］
第１図は、この発明の一実施例である電圧−電流変換回
路の構成を示す回路図である。
路の構成を示す回路図である。
第１図に示した実施例の構成は、以下の点を除いて第３
図に示した従来の電圧−電流変換回路の構成と同じであ
る。すなわち、第３図のｎｐｎ トランジスタ２と定電
流回路４とに代えて、定電流回路１２と、ａｌｔｏ ト
ランジスタ８および９からなる差動増幅器と、ｎｐｎ
トランジスタ１０および１１かうなるカレントミラー負
荷とが設けられていることである。
図に示した従来の電圧−電流変換回路の構成と同じであ
る。すなわち、第３図のｎｐｎ トランジスタ２と定電
流回路４とに代えて、定電流回路１２と、ａｌｔｏ ト
ランジスタ８および９からなる差動増幅器と、ｎｐｎ
トランジスタ１０および１１かうなるカレントミラー負
荷とが設けられていることである。
より詳細に説明すると、ＤｎＤ トランジスタ８および
９のエミッタは共に定電流回路１２に接続され、ｐｎｐ
トランジスタ８のベースは差動増幅器の十の入力端と
して接地され、ｐｎｐ トランジスタ９のベースは差動
増幅器の−の入力端としてｐｎｐトランジスタ１のコレ
クタすなわちＡ点に接続されている。ざらに、ｐｏｐ
トランジスタ９のコレクタは、ｐｎｐ トランジスタ１
のベースに接続されるとともに、ｎｐｎ トランジスタ
１１のコレクタにも接続されている。また、ｐｎｐ ト
ランジスタ８のコレクタは、ｎｐｎトランジスタ１０の
コレクタおよびベースに接続されており、ざらに、ｎｐ
ｎ トランジスタ１０および１１のベースはともに接続
されている。また、ｎｐｎ トランジスタ１０および１
１のエミッタはともに定電圧源−■。、に接続されてい
る。
９のエミッタは共に定電流回路１２に接続され、ｐｎｐ
トランジスタ８のベースは差動増幅器の十の入力端と
して接地され、ｐｎｐ トランジスタ９のベースは差動
増幅器の−の入力端としてｐｎｐトランジスタ１のコレ
クタすなわちＡ点に接続されている。ざらに、ｐｏｐ
トランジスタ９のコレクタは、ｐｎｐ トランジスタ１
のベースに接続されるとともに、ｎｐｎ トランジスタ
１１のコレクタにも接続されている。また、ｐｎｐ ト
ランジスタ８のコレクタは、ｎｐｎトランジスタ１０の
コレクタおよびベースに接続されており、ざらに、ｎｐ
ｎ トランジスタ１０および１１のベースはともに接続
されている。また、ｎｐｎ トランジスタ１０および１
１のエミッタはともに定電圧源−■。、に接続されてい
る。
第２図は、第１図に示したこの発明の一実施例の動作を
説明するための波形図である。
説明するための波形図である。
次に、第２図を参照して第１図に示した従来の電圧−電
流変換回路の動作について説明する。第１図において、
差動増幅器の出力端すなわちｐｎｐトランジスタ９のコ
レクタは、ｐｎｐ トランジスタ１のベース・エミッタ
を介して、差動増幅器の−の入力端すなわちＤｎｐトラ
ンジスタ９のベースに接続されているため、この差動増
幅器は出力から−の入力に負帰還がかけられることにな
る。ここで、該差動増幅器の十の入力端すなわちｐｎｐ
トランジスタ８のベースは接地されているため、−の
入力端すなわちｐｎｐ トランジスタ９のベースは、上
述の負帰還作用によってｐｎｐ トランジスタ８のベー
ス電位と同じ電位すなわち接地レベルになるように制御
される。これは、Ａ点の電位が、注入される電流信号す
なわちｌ＋ｉの大きさの変動に関係なく強制的にＯｖに
保持されることを意味する。この場合、ｐｎｐ トラン
ジスタ１のエミッタ電位が０■に固定されているので、
入力信号の変動によるｐｎｐ トランジスタ１のベース
・エミッタ間電圧の変動は、ｐｎｐトランジスタ９のコ
レクタ電位の変動に吸収される。
流変換回路の動作について説明する。第１図において、
差動増幅器の出力端すなわちｐｎｐトランジスタ９のコ
レクタは、ｐｎｐ トランジスタ１のベース・エミッタ
を介して、差動増幅器の−の入力端すなわちＤｎｐトラ
ンジスタ９のベースに接続されているため、この差動増
幅器は出力から−の入力に負帰還がかけられることにな
る。ここで、該差動増幅器の十の入力端すなわちｐｎｐ
トランジスタ８のベースは接地されているため、−の
入力端すなわちｐｎｐ トランジスタ９のベースは、上
述の負帰還作用によってｐｎｐ トランジスタ８のベー
ス電位と同じ電位すなわち接地レベルになるように制御
される。これは、Ａ点の電位が、注入される電流信号す
なわちｌ＋ｉの大きさの変動に関係なく強制的にＯｖに
保持されることを意味する。この場合、ｐｎｐ トラン
ジスタ１のエミッタ電位が０■に固定されているので、
入力信号の変動によるｐｎｐ トランジスタ１のベース
・エミッタ間電圧の変動は、ｐｎｐトランジスタ９のコ
レクタ電位の変動に吸収される。
したがって、第４図に示したような従来の電圧−電流変
換回路におけるｐｎｐ トランジスタのコレクタ電流と
ベース・エミッタ間電圧との特性の非線形性は、上述の
負帰還作用によって吸収され、その特性は見かけ上直線
に近くなる。第２図の直線ａ′は第１１！！３に示した
回路におけるｐｎｐ トランジスタ１の見かけ上のコレ
クタ電流とベース・エミッタ問電圧との特性を示す直線
であり、曲線ｂ′に示すような、入力信号によるベース
・エミッタ間の電圧の変動に対して、ｐｎｐ トランジ
スタ１のコレクタからは第２図の曲＠Ｃ−に示すような
上下振幅が対称の波形を有する電流信号が出力される。
換回路におけるｐｎｐ トランジスタのコレクタ電流と
ベース・エミッタ間電圧との特性の非線形性は、上述の
負帰還作用によって吸収され、その特性は見かけ上直線
に近くなる。第２図の直線ａ′は第１１！！３に示した
回路におけるｐｎｐ トランジスタ１の見かけ上のコレ
クタ電流とベース・エミッタ問電圧との特性を示す直線
であり、曲線ｂ′に示すような、入力信号によるベース
・エミッタ間の電圧の変動に対して、ｐｎｐ トランジ
スタ１のコレクタからは第２図の曲＠Ｃ−に示すような
上下振幅が対称の波形を有する電流信号が出力される。
なお、上述の実施例では、電圧−電流変換トランジスタ
および差動増幅器用トランジスタとしてＯｎり トラン
ジスタを用い、カレントミラー用トランジスタとしてｒ
Ｈｎ トランジスタを用いた例について説明したが、逆
の極性を有するトランジスタすなわち電圧−電流変換ト
ランジスタおよび差動増幅器用トランジスタとしてｎｐ
ｎ トランジスタを用い、カレントミラー用トランジス
タとしてｐｎｐトランジスタを用いても同様の効果を得
ることができる。
および差動増幅器用トランジスタとしてＯｎり トラン
ジスタを用い、カレントミラー用トランジスタとしてｒ
Ｈｎ トランジスタを用いた例について説明したが、逆
の極性を有するトランジスタすなわち電圧−電流変換ト
ランジスタおよび差動増幅器用トランジスタとしてｎｐ
ｎ トランジスタを用い、カレントミラー用トランジス
タとしてｐｎｐトランジスタを用いても同様の効果を得
ることができる。
［発明の効果］
以上のように、この発明によれば、差動増幅器の出力に
よって電圧−電流変換トランジスタのベースのバイアス
を行ない、該電圧−電流変換トランジスタの電流注入電
極を該差動増幅器の一方の入力に接続してその電位を固
定することによって該トランジスタのコレクタ電流とベ
ース・エミッタ間電圧との特性を見かけ上直線にしたの
で、電圧信号を電流信号に変換するときの歪率を著しく
改善することができる。
よって電圧−電流変換トランジスタのベースのバイアス
を行ない、該電圧−電流変換トランジスタの電流注入電
極を該差動増幅器の一方の入力に接続してその電位を固
定することによって該トランジスタのコレクタ電流とベ
ース・エミッタ間電圧との特性を見かけ上直線にしたの
で、電圧信号を電流信号に変換するときの歪率を著しく
改善することができる。
第１図はこの発明の一実施例を示す回路図である。第２
図は、第１図に示したこの発明の一実施例の動作を説明
するための波形図である。第３５！ｌは、従来の電圧−
電流変換回路を示す回路図である。第４図は、第３図に
示した回路の動作を説明するための波形図である。 図において、１．８．９はｐｎｐ トランジスタ、２．
１０．１１はｎｐｎ トランジスタ、３．４．１２は定
電流回路、５は交流結合用コンデンサ、６は電流変換用
抵抗、７は交流入力電圧源を示す。 代理人 大 岩 増 雄 萬１図
図は、第１図に示したこの発明の一実施例の動作を説明
するための波形図である。第３５！ｌは、従来の電圧−
電流変換回路を示す回路図である。第４図は、第３図に
示した回路の動作を説明するための波形図である。 図において、１．８．９はｐｎｐ トランジスタ、２．
１０．１１はｎｐｎ トランジスタ、３．４．１２は定
電流回路、５は交流結合用コンデンサ、６は電流変換用
抵抗、７は交流入力電圧源を示す。 代理人 大 岩 増 雄 萬１図
Claims (4)
- （１）電圧入力信号を電流出力信号に変換するための電
圧−電流変換回路であって、 前記電圧入力信号を電流信号に変換するための電流変換
手段と、 一定電流を供給する定電流源と、 前記電流変換手段と前記定電流源とに接続された第１の
電極と、前記電流出力信号を出力する第２の電極と、制
御電極とを有するトランジスタとその第１の入力端が接
地され、その第２の入力端が前記トランジスタの第１の
電極に接続され、その出力端が前記トランジスタの制御
電極に接続された差動増幅手段とを備えた、電圧−電流
変換回路。 - （２）前記差動増幅手段は、第１の定電流源と、前記ト
ランジスタと同じ極性の第１および第２のトランジスタ
と、カレントミラー負荷とを含み、 前記第１のトランジスタは、前記第１の定電流源に接続
された第１の電極と、前記カレントミラー負荷に接続さ
れた第２の電極と、前記差動増幅手段の第１の入力端と
して接地された制御電極とを有し、 前記第２のトランジスタは、前記第１の定電流源に接続
された第１の電極と、前記差動増幅手段の出力端として
前記カレントミラー負荷と前記トランジスタの制御電極
とに接続された第２の電極と、前記差動増幅手段の第２
の入力端として前記トランジスタの第１の電極に接続さ
れた制御電極とを有する、特許請求の範囲１項記載の電
圧−電流変換回路。 - （３）前記カレントミラー負荷は、定電圧源と、前記ト
ランジスタとは逆の極性の第３および第４のトランジス
タとを含み、 前記第３のトランジスタは、前記第１のトランジスタの
第２の電極に接続された第１の電極と、第２の電極と、
制御電極とを有し、 前記第４のトランジスタは、前記第２のトランジスタの
第２の電極と前記トランジスタの制御電極とに接続され
た第１の電極と、第２の電極と、制御電極とを有し、 前記第３および第４のトランジスタの制御電極はともに
接続され、 前記第３および第４のトランジスタの第２の電極は前記
定電圧源に接続される、特許請求の範囲第２項記載の電
圧−電流変換回路。 - （４）前記電流変換手段は抵抗である、特許請求の範囲
第１項記載の電圧−電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24170884A JPS61120217A (ja) | 1984-11-15 | 1984-11-15 | 電圧−電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24170884A JPS61120217A (ja) | 1984-11-15 | 1984-11-15 | 電圧−電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61120217A true JPS61120217A (ja) | 1986-06-07 |
Family
ID=17078349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24170884A Pending JPS61120217A (ja) | 1984-11-15 | 1984-11-15 | 電圧−電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61120217A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166312A (en) * | 1979-06-13 | 1980-12-25 | Nec Corp | Linear voltage-current converter |
-
1984
- 1984-11-15 JP JP24170884A patent/JPS61120217A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166312A (en) * | 1979-06-13 | 1980-12-25 | Nec Corp | Linear voltage-current converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS627208A (ja) | 電圧−電流変換器 | |
| JPS6133708Y2 (ja) | ||
| EP0302605A1 (en) | Cascode amplifier with non-linearity correction and improve transient response | |
| JPS60204019A (ja) | 電流源回路配置 | |
| JPS61120217A (ja) | 電圧−電流変換回路 | |
| JPH0416008A (ja) | 増幅器 | |
| JPH04369105A (ja) | 増幅器 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JPS63139411A (ja) | 半導体集積回路装置 | |
| JPH0527282B2 (ja) | ||
| JPS6251077B2 (ja) | ||
| JP2614272B2 (ja) | フィルター回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH0317408B2 (ja) | ||
| JPS5951166B2 (ja) | 増巾回路 | |
| JP2724713B2 (ja) | 電力増幅器 | |
| JPH0336096Y2 (ja) | ||
| JP3117048B2 (ja) | 乗算回路 | |
| JPH01162407A (ja) | 電圧・電流変換回路 | |
| JPH0758886B2 (ja) | クリツプ回路 | |
| JPH0243387B2 (ja) | ||
| JPH02122713A (ja) | 利得制御装置 | |
| JPS62171308A (ja) | 差動増幅器 |